JPS63133673A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63133673A JPS63133673A JP61281548A JP28154886A JPS63133673A JP S63133673 A JPS63133673 A JP S63133673A JP 61281548 A JP61281548 A JP 61281548A JP 28154886 A JP28154886 A JP 28154886A JP S63133673 A JPS63133673 A JP S63133673A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- gate oxide
- oxygen
- atmosphere
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置、特に5ol(Silicon
oninsulator)上に形成する?IO5I−ラ
ンジスタの製造方法に関する。
oninsulator)上に形成する?IO5I−ラ
ンジスタの製造方法に関する。
本発明は、SOI基板に形成するMOS トランジスタ
の製造方法であり、トランジスタのゲート電極形成後に
酸素雰囲気中で熱処理することにより、ゲート酸化膜の
絶縁破壊を修復することができるようにしたものである
。
の製造方法であり、トランジスタのゲート電極形成後に
酸素雰囲気中で熱処理することにより、ゲート酸化膜の
絶縁破壊を修復することができるようにしたものである
。
例えば石英より成る絶縁基板上に形成された単結晶Si
層(又は多結晶Si層)に薄膜MO5l−ランジスクを
作製することが提案されている。
層(又は多結晶Si層)に薄膜MO5l−ランジスクを
作製することが提案されている。
上述した薄膜MO5)ランジスクを作製する工程におい
て、ゲート電極のパターニング時、イオン注入時、レジ
スl−[を剥離するための0□75.シャの際などでゲ
ート酸化膜の中及びその側面にピンホールのような欠陥
が生じ、ゲートとソース、ドレイン間にリークが生じる
場合があった。このようなゲート酸化膜の絶縁破壊を防
ぐために、例えばイオン注入時に帯電防止を行うなどの
対策が採られているが、充分な効果が得られないことも
あった。
て、ゲート電極のパターニング時、イオン注入時、レジ
スl−[を剥離するための0□75.シャの際などでゲ
ート酸化膜の中及びその側面にピンホールのような欠陥
が生じ、ゲートとソース、ドレイン間にリークが生じる
場合があった。このようなゲート酸化膜の絶縁破壊を防
ぐために、例えばイオン注入時に帯電防止を行うなどの
対策が採られているが、充分な効果が得られないことも
あった。
本発明は、上記問題点を解決することができる半導体装
置の製造方法を提供するものである。
置の製造方法を提供するものである。
本発明は、絶縁基板(1)上に形成された半導体層(2
)にMOS トランジスタ(7)が形成されて成る半導
体装置の製造方法において、MOS l−ランジスタ
(7)のゲート電極(4)形成後に少くともゲート酸化
膜(3)を酸素雰囲気中で熱処理することを特徴とする
。
)にMOS トランジスタ(7)が形成されて成る半導
体装置の製造方法において、MOS l−ランジスタ
(7)のゲート電極(4)形成後に少くともゲート酸化
膜(3)を酸素雰囲気中で熱処理することを特徴とする
。
上記熱処理は、ゲート電極(4)形成後、ゲート酸化膜
(3)に絶縁破壊が生じ易い複数の工程の中、最後の工
程で行うのが好ましい。
(3)に絶縁破壊が生じ易い複数の工程の中、最後の工
程で行うのが好ましい。
本発明によれば、ゲート酸化膜(3)に対して酸素雰囲
気中で熱処理を施すことにより、酸素が絶縁破壊された
ゲート酸化膜(3)を再び酸化してゲート酸化膜(3)
を元通りに修復することが可能になる。
気中で熱処理を施すことにより、酸素が絶縁破壊された
ゲート酸化膜(3)を再び酸化してゲート酸化膜(3)
を元通りに修復することが可能になる。
第1図〜第3図を参照して本発明の詳細な説明する。
本実施例においては、石英基板flJ上に多結晶Si(
又は単結晶Si) 層(21を形成し、ゲート酸化膜(
3)と多結晶Siのゲート電極(4)を形成した後、リ
ンPのイオン注入によってソース領域(5)とドレイン
領域(6)を形成して薄膜MO3!−ランジスタ(7)
を作製する。そして、この後基板(1)を乾燥した酸素
雰囲気中に置き、900℃の温度で約20分間熱処理を
施す。
又は単結晶Si) 層(21を形成し、ゲート酸化膜(
3)と多結晶Siのゲート電極(4)を形成した後、リ
ンPのイオン注入によってソース領域(5)とドレイン
領域(6)を形成して薄膜MO3!−ランジスタ(7)
を作製する。そして、この後基板(1)を乾燥した酸素
雰囲気中に置き、900℃の温度で約20分間熱処理を
施す。
この後、窒素雰囲気中で1000“C1約10分間の条
件でアニールを廁す゛。
件でアニールを廁す゛。
上記工程において、酸素雰囲気中で熱処理を施すことに
よって、酸素はゲート酸化膜(3)の側面を再酸化する
だけではなく、矢印で示すようにゲート酸化膜(3)中
に直接入って拡散することにより、また石英基板(1)
を通ってゲート酸化膜(3)中に拡散して入ることによ
り、ゲート酸化膜(3)を再酸化する。なお、絶縁基板
(1)としては、このように0□が拡散し易い石英等を
使用するのが好ましい。このため、イオン注入も含めて
ゲートのパターニング、レジストの剥離等の工程におい
てゲート酸化膜(3)に絶縁破壊が生じている場合であ
っても、その破壊部分が修復されて、破壊前の特性を回
復することができる。
よって、酸素はゲート酸化膜(3)の側面を再酸化する
だけではなく、矢印で示すようにゲート酸化膜(3)中
に直接入って拡散することにより、また石英基板(1)
を通ってゲート酸化膜(3)中に拡散して入ることによ
り、ゲート酸化膜(3)を再酸化する。なお、絶縁基板
(1)としては、このように0□が拡散し易い石英等を
使用するのが好ましい。このため、イオン注入も含めて
ゲートのパターニング、レジストの剥離等の工程におい
てゲート酸化膜(3)に絶縁破壊が生じている場合であ
っても、その破壊部分が修復されて、破壊前の特性を回
復することができる。
本発明に係る工程によって、ソース領域とドレイン領域
を形成するためのイオン注入等の工程を行った後、ゲー
ト酸化膜に絶縁破壊が生じている場合であっても破壊部
分が再酸化されて修復されるため、MOS l−ラン
ジスタに絶縁破壊が起きるのを防止することができる。
を形成するためのイオン注入等の工程を行った後、ゲー
ト酸化膜に絶縁破壊が生じている場合であっても破壊部
分が再酸化されて修復されるため、MOS l−ラン
ジスタに絶縁破壊が起きるのを防止することができる。
第1図は実施例の平面図、第2図は第1図のX−x’線
断面図、第3図は第1図のY−Y ’線断面図である。 (1)は絶縁基板、(2)は多結晶Si層、(3)はゲ
ート酸化膜、(4)はゲート電極、(5)はソース領域
、(6)はドレイン領域、(7)はMOS l−ラン
ジスタである。
断面図、第3図は第1図のY−Y ’線断面図である。 (1)は絶縁基板、(2)は多結晶Si層、(3)はゲ
ート酸化膜、(4)はゲート電極、(5)はソース領域
、(6)はドレイン領域、(7)はMOS l−ラン
ジスタである。
Claims (1)
- 【特許請求の範囲】 絶縁基板上に形成された半導体層にMOSトランジス
タが形成されて成る半導体装置の製造方法において、 上記MOSトランジスタのゲート電極形成後に少くとも
ゲート酸化膜を酸素雰囲気中で熱処理することを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61281548A JPS63133673A (ja) | 1986-11-26 | 1986-11-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61281548A JPS63133673A (ja) | 1986-11-26 | 1986-11-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63133673A true JPS63133673A (ja) | 1988-06-06 |
Family
ID=17640714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61281548A Pending JPS63133673A (ja) | 1986-11-26 | 1986-11-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63133673A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5758688A (en) * | 1993-12-20 | 1998-06-02 | Toto Ltd. | Automatic faucet |
| US6210997B1 (en) | 1993-07-27 | 2001-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
-
1986
- 1986-11-26 JP JP61281548A patent/JPS63133673A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6210997B1 (en) | 1993-07-27 | 2001-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US6465284B2 (en) | 1993-07-27 | 2002-10-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US5758688A (en) * | 1993-12-20 | 1998-06-02 | Toto Ltd. | Automatic faucet |
| US5918855A (en) * | 1993-12-20 | 1999-07-06 | Toto Ltd. | Automatic faucet |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05109737A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0727877B2 (ja) | イオン注入法 | |
| JPH0481866B2 (ja) | ||
| JPS63133673A (ja) | 半導体装置の製造方法 | |
| JPH0342868A (ja) | C―mos薄膜トランジスタ装置とその製造方法 | |
| JPS6146069A (ja) | 半導体装置の製造方法 | |
| JPH01303727A (ja) | 不純物ゲッタリング方法 | |
| JPS6288328A (ja) | 半導体装置の製造方法 | |
| JPH02163942A (ja) | Misトランジスタの製造方法 | |
| JP2722829B2 (ja) | 半導体装置の製造方法 | |
| JPH04737A (ja) | 半導体装置の製造方法 | |
| JPH05190848A (ja) | Mosfetの製造方法 | |
| JPH01147869A (ja) | 半導体装置の製造方法 | |
| JPS621269B2 (ja) | ||
| JPS6245179A (ja) | 半導体装置の製造方法 | |
| JPS63274160A (ja) | 半導体装置の製造方法 | |
| JPH01260832A (ja) | 半導体素子の製造方法 | |
| JPS6085561A (ja) | 半導体装置の製造方法 | |
| JPH03147330A (ja) | 半導体装置の製造方法 | |
| JPH056898A (ja) | 半導体装置の製造方法 | |
| JPH07122757A (ja) | 薄膜トランジスタの製造方法 | |
| JPH08316167A (ja) | 半導体装置の製造方法 | |
| JPS61110463A (ja) | 薄膜トランジスタの製造方法 | |
| JPH1065156A (ja) | 半導体装置の製造方法 | |
| JPH04162675A (ja) | 半導体装置およびその製造方法 |