JPS5895930A - インタ−フエ−スのサ−ジ吸収回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （利用分野） 本発明は耐サージ性より３端子ｎゲートサイリスタ（以
下ＰＵＴと称す）によるサージ吸収回路に関する。

（従来の間―点）、 この柚の半導体素子を用いたインターフェースのサージ
吸収回路は、従来電源電圧より高いサージが加わった場
合、電源にそのサージがノイズとして発生するかまたは
インターフェース回路を破壊する可能性があった。

（発明の目的） 本発明は上記の様な点に艦みて成したものである。即ち
、ＰＵＴとダイオードをインターフェース回路に付加し
、電源電圧以上のサージ、及び信号が入力端子に印加さ
れた場合に、それを電源電圧以下におさえ、電流の通路
を接地との間にもうけ、電源にノイズが乗る可能性と、
インターフェース回路破壊の可能性をなくすることを目
的としたものである。

（実施例） 以下本発明を一実施例として掲げた図面に基づいて説明
すると、１は入力制御信号端子で、６のシキイ値をもつ
インターフェース回路の入力端子である。ダイオード４
はそのアノードが接地３され、カソードが入力制御信号
端子ｌに接続されている。ＰＵＴ５はそのアノードが入
力制御信号−子１に、カソードが接地３に、ゲートが直
流電源２に接続されている。７はインターフェース回路
　、６Ｅ接続された制御回路である。

（動作） 而して、入力制御信号端子１に、直流亀ｊ１２の電圧以
上の電圧の信号またはサージが印加された場合、ＰＵＴ
がオンし閉ループ１−５−３で信号′サージを吸収し、
入力制御信号端子１の電圧を電源電圧以下におさえ、シ
キイ値を持つインターフェース回路６を保護すると共に
、電源２にノイーズ集る可能性をなくする。

入力制御信号端子１に電源電圧以下で接地以上の信号が
印加された場合はＰＵＴ５、ダイオード４共にオフで信
号をそのままインターフェース回路に伝える端子１に接
地より小さい信号（負の信号）が印加された場合はダイ
オード４がオンし閉ループ３−４−１で負方向の信号を
ダイオード４の亀汁障下だけにおさえる。

（効果） 本発明は上記の如（１’ＵＴ５とダイオード４をインタ
ーフェース回路に付加することにより入力制御信号端子
１に電源電圧以上のサージ；信号が印加された時に閉ル
ープ！−５−３で吸収し、その電圧を電源電圧以下にお
さえてインターフェース回路の保履をすると共に電＃２
にノイズか発生する可能性をなくするなどの効果がある
。

【図面の簡単な説明】

図面は本発明インターフェースサージ吸収回路の一実施
例を示す回路図である。 １・・・入力制御信号端子、２・・・直流電源、３・・
・接地（ＧＵＤ）１．４・・・ダイオード、５・・・Ｐ
ＵＴ、５・シキイ値を持つインターフェース回路。 特許出願人 松下電工株式会社 代理人弁理士　　竹　元　敏　丸 （ほか２名ン

Claims (1)

【特許請求の範囲】
1. シキイ値を持つ入力制御信号端子とこの端子にカソード
   が接続され、アノードが接地されたダイオードと直流電
   源とこの電源にゲートが接続され、アノードか上記入力
   制御信号端子に接続されカソードが接地された３端子ｎ
   ゲートサイリスタとよりなるインターフェースのサージ
   吸収回路。