JPS5895944A - 無効電力量制御装置 - Google Patents
無効電力量制御装置Info
- Publication number
- JPS5895944A JPS5895944A JP56194794A JP19479481A JPS5895944A JP S5895944 A JPS5895944 A JP S5895944A JP 56194794 A JP56194794 A JP 56194794A JP 19479481 A JP19479481 A JP 19479481A JP S5895944 A JPS5895944 A JP S5895944A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- reactive power
- capacitors
- power amount
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
- Y02E40/30—Reactive power compensation
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は無効電力量制御装置に関する。
一般に１回路の無効電力量はその回路の負荷により異な
るため、制御する無効電力量はその回路に合わせること
が番い。すなわちその回路にあった無効電力量を中心位
置整定値として整定し、検出される無効電力量がほぼこ
の中心位置整定値近傍に推移するように調整している。
るため、制御する無効電力量はその回路に合わせること
が番い。すなわちその回路にあった無効電力量を中心位
置整定値として整定し、検出される無効電力量がほぼこ
の中心位置整定値近傍に推移するように調整している。
このような無効電力量を調整するものとして、補正用の
コざデンサを複数個備え、検出した無効電力量に応じて
こレラのコンデンサを順次シーケンシャルに被制御回路
に接続しあるいは切離すようにした無効電力量制御装置
がおる。このような無効電力量制御装置において、被制
御回路に接離し得るコンデンサ数が一定であるとして接
離制御する場合１．多くのむだを生じることがある。た
とえば制御回路部によるコンデンサ数指定値が、実際に
設けられているコンデンサ数よシも多い場合、設けられ
ているコンデンサ数を越えてコンデンサ接離、すなわち
人切りの制御信号が制御回路部より出ることになり。
コざデンサを複数個備え、検出した無効電力量に応じて
こレラのコンデンサを順次シーケンシャルに被制御回路
に接続しあるいは切離すようにした無効電力量制御装置
がおる。このような無効電力量制御装置において、被制
御回路に接離し得るコンデンサ数が一定であるとして接
離制御する場合１．多くのむだを生じることがある。た
とえば制御回路部によるコンデンサ数指定値が、実際に
設けられているコンデンサ数よシも多い場合、設けられ
ているコンデンサ数を越えてコンデンサ接離、すなわち
人切りの制御信号が制御回路部より出ることになり。
むだな制御がなされる。また制御回路部によるコンデン
サ数指定値が実際に′設けられているコンデンサよ−り
も小さく推移する場合は、いくらかのコンデンサはまっ
たく大切りされずにむだとなる。
サ数指定値が実際に′設けられているコンデンサよ−り
も小さく推移する場合は、いくらかのコンデンサはまっ
たく大切りされずにむだとなる。
以上の点に鑑みこの発明は、制御回路部の制御と設けら
れるコンデンサ数がマツチし、むだの少ない無効電力量
制御装置を提供することを目的とするものであって、コ
ンデンサの接離制御可能な数を整定し得る回路を設け、
制御回路部によるコンデンサの接離制御を整定数値内で
行なうことを特徴としている。
れるコンデンサ数がマツチし、むだの少ない無効電力量
制御装置を提供することを目的とするものであって、コ
ンデンサの接離制御可能な数を整定し得る回路を設け、
制御回路部によるコンデンサの接離制御を整定数値内で
行なうことを特徴としている。
以下１図面に示す実施例によりこの発明の詳細な説明す
る。
る。
第１図はこの発明の一実施例を示す無効電力量制御装置
の接続図である。図において被制御回路１の無効電力量
が検出され制御回路部としてのマイクロコンピュータ（
ＣＰＵ）２に加えられる。
の接続図である。図において被制御回路１の無効電力量
が検出され制御回路部としてのマイクロコンピュータ（
ＣＰＵ）２に加えられる。
３ａ−３ｂ・・・３ｆは投入リレー、４ｍ・４ｂ・・・
・４ｆは遮断リレーである。これら投入リレーおよび遮
断リレーは３ａと４ａ、３ｂと４ ｂ 、 ・、 ５ｆ
と４ｆでそれぞれ１対をなし合計６対でそれぞれ６個の
コンデンサを入切シできるようになつτいる。これら投
入リレー３ａ・３ｂ・・・・・３ｆおよび４ａ・４ｂ・
・・・・４ｆＦｉＣＰＵ３よりの信号によってオン・オ
フされる。５ａ・５ｂ・・・・・５ｆはパレットスイッ
チであって後述するコンデンサ開閉用の遮断器のオン・
オフ状態を記憶保持するためのスイッチである。これら
パレットスイッチ５ａ・５ｂ・・・・・５ｆのオン・オ
フ状態は電源断後の投入時等必要によりＣＰＵ２に取り
込まれるようになっている。また１３はパンク整定回路
であフ１から６までの整定か可能であって、上記リレー
３ａ・３ｂ・・・・５ｆと４ｍ・４ｂ・・・・・４ｆの
制御可能な個数すなわちパンク数を設定できるようにな
っている。このパンク整定回路１３′１に設けたことが
この発明の最も特徴とするところであって、このパンク
整定回路１３で整定された数値に相当する投入リレー及
び遮断リレーの対゛がＣＰＵ２によってオン制御される
。
・４ｆは遮断リレーである。これら投入リレーおよび遮
断リレーは３ａと４ａ、３ｂと４ ｂ 、 ・、 ５ｆ
と４ｆでそれぞれ１対をなし合計６対でそれぞれ６個の
コンデンサを入切シできるようになつτいる。これら投
入リレー３ａ・３ｂ・・・・・３ｆおよび４ａ・４ｂ・
・・・・４ｆＦｉＣＰＵ３よりの信号によってオン・オ
フされる。５ａ・５ｂ・・・・・５ｆはパレットスイッ
チであって後述するコンデンサ開閉用の遮断器のオン・
オフ状態を記憶保持するためのスイッチである。これら
パレットスイッチ５ａ・５ｂ・・・・・５ｆのオン・オ
フ状態は電源断後の投入時等必要によりＣＰＵ２に取り
込まれるようになっている。また１３はパンク整定回路
であフ１から６までの整定か可能であって、上記リレー
３ａ・３ｂ・・・・５ｆと４ｍ・４ｂ・・・・・４ｆの
制御可能な個数すなわちパンク数を設定できるようにな
っている。このパンク整定回路１３′１に設けたことが
この発明の最も特徴とするところであって、このパンク
整定回路１３で整定された数値に相当する投入リレー及
び遮断リレーの対゛がＣＰＵ２によってオン制御される
。
第２図は無効電力調整用のコンデンサの大切シ回路を示
す接続図である。図において６ａはリレー３ａがオンし
て接点３ａが閉じたとき、投入コイＡ／７６に電流を流
すための信号源である。８ａは補正用のコンデンサ９畠
を被制御回路１０線路１２に接続し、あるいは線路１２
から切フ離すための遮断器である。１０［は遮断器８ａ
をオフするための避断コイル、１１ａは遮断リレー４ａ
がオンして接点４８′が閉じたとき、遮断コイ／ｌ／１
０ａに電流を流す信号源である。なお第２図には全てを
図示していないが、線路１２には９ａと同様のコンデン
サ９ｂ・９Ｃ・・・・９ｆを線路１２に対して入切りす
るための回路が接続されている。
す接続図である。図において６ａはリレー３ａがオンし
て接点３ａが閉じたとき、投入コイＡ／７６に電流を流
すための信号源である。８ａは補正用のコンデンサ９畠
を被制御回路１０線路１２に接続し、あるいは線路１２
から切フ離すための遮断器である。１０［は遮断器８ａ
をオフするための避断コイル、１１ａは遮断リレー４ａ
がオンして接点４８′が閉じたとき、遮断コイ／ｌ／１
０ａに電流を流す信号源である。なお第２図には全てを
図示していないが、線路１２には９ａと同様のコンデン
サ９ｂ・９Ｃ・・・・９ｆを線路１２に対して入切りす
るための回路が接続されている。
なお、遮断器８ａはリレー５ａがオンし、接点３８′が
閉じるとオンするがりｙ−接点３ 、／がオフしても、
オフせず遮断リレー４ａがオンし、接点４ａ／が閉じら
れるとオフするようになっている。
閉じるとオンするがりｙ−接点３ 、／がオフしても、
オフせず遮断リレー４ａがオンし、接点４ａ／が閉じら
れるとオフするようになっている。
パレットスイッチ５ａは遮断器８ａが、オンしている間
オンし、ａ断器８ａがオフするようになっている。
オンし、ａ断器８ａがオフするようになっている。
次に以上のように接続構成される実施例装置の動作につ
いて説明する。
いて説明する。
四季の状態、負荷の状態等を考慮した場合検出無効電力
量に応じて、大切り制御されるコンデンサがたとえば３
個程度まであるとすると、動作させるリレーは３ａ・５
ｂ・３Ｃおよび４ａ・４ｂ・４Ｃで充分である。それゆ
えパンク整定回路１３で６を整定する。（もし入切り制
御の指定がなされるコンデンサが４個程度必要なら４を
整定し。
量に応じて、大切り制御されるコンデンサがたとえば３
個程度まであるとすると、動作させるリレーは３ａ・５
ｂ・３Ｃおよび４ａ・４ｂ・４Ｃで充分である。それゆ
えパンク整定回路１３で６を整定する。（もし入切り制
御の指定がなされるコンデンサが４個程度必要なら４を
整定し。
逆に２個で充分の場合には２を整定する。）そしてコン
デンサ９ａほかすべてが線路１２から切離された初期状
態を想定すると被制御回路１より検出される無効電力量
は、ＣＰＵ２に整定される基準位置レベルよりもはる“
かに遅れ側にあるのが通常である。この場合、ＣＰＵ２
は被制御回路１より検出される無効電力量が中心位置整
定レベルに等しくなるまで、投入リレーを３８から３ｂ
・・・と順次オンしてゆく。最初に投入リレー３ａがオ
ンされ鮫、’Ｊ ｖ／４接、［Ｆ］献が閉じ投入コイ／
Ｉ／７ ａ）ｃ電流が流れ遮断器８ａをオンする。これ
によシ、コンデンサ９ａが線路１２に接続される。コン
デンサ９ｍが接続されると被制御回路１の無効電力量は
接続前よりも進みとなシ、中心位置整定レベルに近づく
。それでもなお遅れ分の補正が弱い場合ＣＰＵ２はさら
に投入リレー３ｂｙオンし、上記投入リレー３ｍをオン
したと同様の動作でコンデンサ９ｂｉ線路１２に接続す
る。この状態で被制御回路１の検出無効電力量が中心位
置整定レベルにほぼ近いものとなるとコンデンサの入切
りがなくそのままの状態が続くことになる。逆に、たと
えばコンデンサ９ａ・９ｂの２個を線路につないだ状態
で、検出無効電力量が中心位前整定レベルに対し基準を
越えて進み側となったときは、ａ断すレー４ｂをオンし
て、接点４ｂｖｆ−閉じ遮断コイルｉｏｂに電流を流し
て遮断器８ｂをオフにしコンデンサ９ｂが線路１２から
切離される。
デンサ９ａほかすべてが線路１２から切離された初期状
態を想定すると被制御回路１より検出される無効電力量
は、ＣＰＵ２に整定される基準位置レベルよりもはる“
かに遅れ側にあるのが通常である。この場合、ＣＰＵ２
は被制御回路１より検出される無効電力量が中心位置整
定レベルに等しくなるまで、投入リレーを３８から３ｂ
・・・と順次オンしてゆく。最初に投入リレー３ａがオ
ンされ鮫、’Ｊ ｖ／４接、［Ｆ］献が閉じ投入コイ／
Ｉ／７ ａ）ｃ電流が流れ遮断器８ａをオンする。これ
によシ、コンデンサ９ａが線路１２に接続される。コン
デンサ９ｍが接続されると被制御回路１の無効電力量は
接続前よりも進みとなシ、中心位置整定レベルに近づく
。それでもなお遅れ分の補正が弱い場合ＣＰＵ２はさら
に投入リレー３ｂｙオンし、上記投入リレー３ｍをオン
したと同様の動作でコンデンサ９ｂｉ線路１２に接続す
る。この状態で被制御回路１の検出無効電力量が中心位
置整定レベルにほぼ近いものとなるとコンデンサの入切
りがなくそのままの状態が続くことになる。逆に、たと
えばコンデンサ９ａ・９ｂの２個を線路につないだ状態
で、検出無効電力量が中心位前整定レベルに対し基準を
越えて進み側となったときは、ａ断すレー４ｂをオンし
て、接点４ｂｖｆ−閉じ遮断コイルｉｏｂに電流を流し
て遮断器８ｂをオフにしコンデンサ９ｂが線路１２から
切離される。
次にこの状態、すなわちコンデンサ９ａが線路１２に接
続され、パレットスイッチ５ａのみがオンしている状態
で制御電源が断したとすると、ＣＰＵ２のメモリ記憶内
容はクリアされるが、ａ断器８ａおよびパレットスイッ
チ５ａはそのままオンした状態で保持されている。ここ
で電源が復帰投入されると、パレットスイッチ５ａ・５
ｂ・・・５ｆのオン・オフ状態をＣＰＵ２にとり込む。
続され、パレットスイッチ５ａのみがオンしている状態
で制御電源が断したとすると、ＣＰＵ２のメモリ記憶内
容はクリアされるが、ａ断器８ａおよびパレットスイッ
チ５ａはそのままオンした状態で保持されている。ここ
で電源が復帰投入されると、パレットスイッチ５ａ・５
ｂ・・・５ｆのオン・オフ状態をＣＰＵ２にとり込む。
そしてそのまま以後の無効電力量の制御に移る。この場
合パレットスイッチ５ａ及び遮断器８ａがオンしてお夛
コンデンサ９１が線路１２に接続されているので電源復
帰時にリレー５ａｆオンさせる必要がないので、効率よ
く次の制御に移ることができる。
合パレットスイッチ５ａ及び遮断器８ａがオンしてお夛
コンデンサ９１が線路１２に接続されているので電源復
帰時にリレー５ａｆオンさせる必要がないので、効率よ
く次の制御に移ることができる。
次に上記実施例装置に使用されるパンク整定回路の詳細
を第５図を参照して説明する。第６図において３０はＣ
ＰＵ２からのＢＣＤ（２進化１０進符号）信号出力を受
けるデコーダ、３１はデコーダ５０よりのデコード信号
を受けてマトリクス回路３２の列選択信号を出力するド
ライ４バー、３３はマトリクス回路３２よシの行選択信
号を受けてＣＰＵ２に入力するためのスイッチング回路
である。またＢ１ ＠Ｂ２．・・・・Ｂ６はパンク整定
スイッチであって、これらスイッチはたとえばロータリ
スイッチによづて構成される。パンク整定スイッチＢ１
・Ｂ２．・・・・Ｂ６及びパレットスイッチ５ａ・５ｂ
・・・・・５ｆはそれぞれ逆流阻止ダイオードｄと直列
接続されている。そしてこれらの各直列接続はマトリク
ス回路３２め列線１１・１２・１！３′および打線１４
・１５・ｌｌｂ・Ｉｌ７の各交点に接続されている。さ
らにパンク整定スイッチＢ１の接続される列線１１と行
線１４につきドライバ３１及びスイッチング回路３３を
具体的に示すと第４図に示す通りでちゃ、ドライバー３
１ａはＮＰＮ形のトランジスタＴｒ１で構成されておシ
。
を第５図を参照して説明する。第６図において３０はＣ
ＰＵ２からのＢＣＤ（２進化１０進符号）信号出力を受
けるデコーダ、３１はデコーダ５０よりのデコード信号
を受けてマトリクス回路３２の列選択信号を出力するド
ライ４バー、３３はマトリクス回路３２よシの行選択信
号を受けてＣＰＵ２に入力するためのスイッチング回路
である。またＢ１ ＠Ｂ２．・・・・Ｂ６はパンク整定
スイッチであって、これらスイッチはたとえばロータリ
スイッチによづて構成される。パンク整定スイッチＢ１
・Ｂ２．・・・・Ｂ６及びパレットスイッチ５ａ・５ｂ
・・・・・５ｆはそれぞれ逆流阻止ダイオードｄと直列
接続されている。そしてこれらの各直列接続はマトリク
ス回路３２め列線１１・１２・１！３′および打線１４
・１５・ｌｌｂ・Ｉｌ７の各交点に接続されている。さ
らにパンク整定スイッチＢ１の接続される列線１１と行
線１４につきドライバ３１及びスイッチング回路３３を
具体的に示すと第４図に示す通りでちゃ、ドライバー３
１ａはＮＰＮ形のトランジスタＴｒ１で構成されておシ
。
スイッチング回路３５ａはＰＮＰ形のトランジスタＴｒ
２で構成されている。他のパンク整定スイッチやパレッ
トスイッチが接続される各列線１２・１３や各行線１！
５・Ｉｌ、６・１７も具体的には第４図に示すものと同
じ回路が接続されている。
２で構成されている。他のパンク整定スイッチやパレッ
トスイッチが接続される各列線１２・１３や各行線１！
５・Ｉｌ、６・１７も具体的には第４図に示すものと同
じ回路が接続されている。
第３図および第４図に示す回路においてパンク整定スイ
ッチのいずれもがオン操作されない時はドライバ３１及
びスイッチング回路６３の各トランジスタＴｒ１・Ｔｒ
２はオフ状態にありスイッチング回路３３の出力端、す
なわちＣＰＵ２の入力端工１・工２・・・Ｉ４はいずれ
もローレベルとなっている。
ッチのいずれもがオン操作されない時はドライバ３１及
びスイッチング回路６３の各トランジスタＴｒ１・Ｔｒ
２はオフ状態にありスイッチング回路３３の出力端、す
なわちＣＰＵ２の入力端工１・工２・・・Ｉ４はいずれ
もローレベルとなっている。
今ここでたとえばパンク整定スイッチＢ１が押されたと
する。この状態でＣＰＵ２の出力端０１０２・・・ｏ４
１経てＢＣＤ＠−号がデコーダ３０に加えられ、ドライ
バ３１ｍを選択するハイレベル信号がデコード出力され
たとすると、この信号によりトランジスタＴｒ１がオン
し９行線１４．ダイオードｄ、パンク整定スイッチＢ１
８列線１１゜トランジスタＴｒ１ｆｔ通じて電流Ｉが流
れる。そしてスイッチング回路５５ｍのトランジスタＴ
ｒ２もオンし、ＣＰＵ２の入力端１１にのみハイレベル
信号が入力される。ＣＰＵ２はこのスイッチング回路３
３Ｂよりのハイレベル信号と、さらに出力端０１・０２
・・・０４より出力したＢＣＤ信号とによりパンク整定
値１を入力する。またパンク５を整定する場合には、パ
ンク整定スイッチＢ５をオン操作することにより、スイ
ッチング回路５３ａ→行線１４→ダイオードｄ→バンク
整定スイッチＢ５→列線１２→ドライバ３１ｂと電流が
流れ。
する。この状態でＣＰＵ２の出力端０１０２・・・ｏ４
１経てＢＣＤ＠−号がデコーダ３０に加えられ、ドライ
バ３１ｍを選択するハイレベル信号がデコード出力され
たとすると、この信号によりトランジスタＴｒ１がオン
し９行線１４．ダイオードｄ、パンク整定スイッチＢ１
８列線１１゜トランジスタＴｒ１ｆｔ通じて電流Ｉが流
れる。そしてスイッチング回路５５ｍのトランジスタＴ
ｒ２もオンし、ＣＰＵ２の入力端１１にのみハイレベル
信号が入力される。ＣＰＵ２はこのスイッチング回路３
３Ｂよりのハイレベル信号と、さらに出力端０１・０２
・・・０４より出力したＢＣＤ信号とによりパンク整定
値１を入力する。またパンク５を整定する場合には、パ
ンク整定スイッチＢ５をオン操作することにより、スイ
ッチング回路５３ａ→行線１４→ダイオードｄ→バンク
整定スイッチＢ５→列線１２→ドライバ３１ｂと電流が
流れ。
やはりＣＰＵ２の入力端１１にのみハイレベル信号を得
る。ただしこの場合は、ＣＰＵ２の出力端０１・０２・
・・・・０４よシ出力されるＢＣＤ信号は９列線１２に
電流を流すためにドライバ５ｉｂＰＵ２はこの信号と入
力端！１に加えられる信号によ１）１＜ンク整定値５を
入力する。その他のバンク整定スイッチＢ２・Ｂ３・Ｂ
４およびＢ６のいずれかがオン操作されると同様に対応
する数値が整定される。このようにしてパンク整定スイ
ッチＢ１・Ｂ２・・・・・Ｂ６のいずれかがオンされる
と。
る。ただしこの場合は、ＣＰＵ２の出力端０１・０２・
・・・・０４よシ出力されるＢＣＤ信号は９列線１２に
電流を流すためにドライバ５ｉｂＰＵ２はこの信号と入
力端！１に加えられる信号によ１）１＜ンク整定値５を
入力する。その他のバンク整定スイッチＢ２・Ｂ３・Ｂ
４およびＢ６のいずれかがオン操作されると同様に対応
する数値が整定される。このようにしてパンク整定スイ
ッチＢ１・Ｂ２・・・・・Ｂ６のいずれかがオンされる
と。
それに対応した数値１・２・・・・・６がＣＰＵ２に入
力される。′そしてパンク整定スイッチＢ１・Ｂ２・・
・・・Ｂ６のいずれかをオン操作してバンク整定すると
、上述したようにその整定値の範囲内で投入リレー、遮
断リレーがオン制御され、無効電力量調整用のコンデン
サが大切り制御されることになる。
力される。′そしてパンク整定スイッチＢ１・Ｂ２・・
・・・Ｂ６のいずれかをオン操作してバンク整定すると
、上述したようにその整定値の範囲内で投入リレー、遮
断リレーがオン制御され、無効電力量調整用のコンデン
サが大切り制御されることになる。
以上のようにこの発明の無効電力量制御装置によれば、
コンデンサの接離制御可能な数を整定し得る回路を設け
、制御回路部によるコンデンサの接離制御を整定数値内
で行なうようにしたから。
コンデンサの接離制御可能な数を整定し得る回路を設け
、制御回路部によるコンデンサの接離制御を整定数値内
で行なうようにしたから。
被制御回路の無効電力量に合わしてその無効電力量調整
用のコンデンサを設け、さらにその設けられるコンデン
サ数量に合わして接離制御可能なコンデンサを制定すれ
ばよいから、非常にむだの少ない無効電力量制御装置を
得ることができる。
用のコンデンサを設け、さらにその設けられるコンデン
サ数量に合わして接離制御可能なコンデンサを制定すれ
ばよいから、非常にむだの少ない無効電力量制御装置を
得ることができる。
第１図はこの発明の一実施例を示す無効電力量制御装置
のブロック図、第２図は第１図に示す実施例装置の被制
御回路のコンデンサの人切り回路の接続を示す図、第３
図は第１図に示す実施例装置に使用されるバンク整定回
路の詳細を示す図。 第４図は第３図に示すバンク整定回路の一部のさらに具
体的な回路接続を示す図である。 １：被制御回路、 ２：ＣＰＵ。 ３ａ会３ｂｅ３ｃ・・・３ｆ：投入リレー。 ４ａ・４ｂ・４ｏ・・・４ｆ：ｊ！断リレー。 ５ａ・５ｂ−５ｃ・・・５ｆ：パレットヌイッチ。 ８ｍ−８ｂ ：遮断器ａ ９ ａ ・９ ｂ ：
：Ｉンデン、す、 １２：線路、 １３：バンク整定回
路。 ３０：デコーダ、 ３１：ドライバ。 ３２：マトリクス回路、 ３３ニスイツチング−回路、
Ｂ１・Ｂ２・・・・・Ｂ６：パンク整定スイッチ。 鳥Ｉコ 晃２図
のブロック図、第２図は第１図に示す実施例装置の被制
御回路のコンデンサの人切り回路の接続を示す図、第３
図は第１図に示す実施例装置に使用されるバンク整定回
路の詳細を示す図。 第４図は第３図に示すバンク整定回路の一部のさらに具
体的な回路接続を示す図である。 １：被制御回路、 ２：ＣＰＵ。 ３ａ会３ｂｅ３ｃ・・・３ｆ：投入リレー。 ４ａ・４ｂ・４ｏ・・・４ｆ：ｊ！断リレー。 ５ａ・５ｂ−５ｃ・・・５ｆ：パレットヌイッチ。 ８ｍ−８ｂ ：遮断器ａ ９ ａ ・９ ｂ ：
：Ｉンデン、す、 １２：線路、 １３：バンク整定回
路。 ３０：デコーダ、 ３１：ドライバ。 ３２：マトリクス回路、 ３３ニスイツチング−回路、
Ｂ１・Ｂ２・・・・・Ｂ６：パンク整定スイッチ。 鳥Ｉコ 晃２図
Claims (1)
- （１）被制御回路の無効電力量を検出して、この検出し
た無効電力量に応じて制御回路部により。 複数個設けたコンデンサを個別に被制御回路部に接続し
、あるいは切離すことにより被制御回路の無効電力量を
調整制御する無効電力量制御装置において。 前記コンデンサの接離可能な数を整定し得る回路を設け
、前記制御回路部によるコンデンサの接離制御を前記整
定数値内で行なうようにしたことを特徴とする無効電力
量制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56194794A JPS5895944A (ja) | 1981-12-02 | 1981-12-02 | 無効電力量制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56194794A JPS5895944A (ja) | 1981-12-02 | 1981-12-02 | 無効電力量制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5895944A true JPS5895944A (ja) | 1983-06-07 |
Family
ID=16330360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56194794A Pending JPS5895944A (ja) | 1981-12-02 | 1981-12-02 | 無効電力量制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5895944A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55147922A (en) * | 1979-05-04 | 1980-11-18 | Mitsubishi Electric Corp | Automatic power factor regulator |
-
1981
- 1981-12-02 JP JP56194794A patent/JPS5895944A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55147922A (en) * | 1979-05-04 | 1980-11-18 | Mitsubishi Electric Corp | Automatic power factor regulator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR880700371A (ko) | 자동 판매기 전력 스위칭 장치 | |
| EP0547243A1 (en) | Method and apparatus for controlling and driving induction motor | |
| US4720810A (en) | Electronic control arrangement for controlling a plurality of outputs in accordance with the electrical state of a plurality of inputs | |
| US3540001A (en) | Control circuit | |
| US4430554A (en) | Electrical safety device for heaters with a high current consumption | |
| JPS5895943A (ja) | 無効電力量制御装置 | |
| JPS6343284A (ja) | 電気カーペット | |
| JPH034187A (ja) | ヒューズトリミング回路 | |
| JPH0142271Y2 (ja) | ||
| SU1045385A1 (ru) | Коммутатор | |
| JPH082722Y2 (ja) | 設定回路 | |
| JPS633674Y2 (ja) | ||
| JPH0648996Y2 (ja) | 切替制御回路 | |
| JPH02112316A (ja) | トランジスタースイツチ | |
| SU1303997A1 (ru) | Устройство дл программного управлени объектами | |
| JPS5895942A (ja) | 電気量制御装置 | |
| JP3224452B2 (ja) | 半導体装置のプログラム方法 | |
| JPS6010120Y2 (ja) | 信号切換装置 | |
| JP2000243215A (ja) | Ａｃ出力ユニット | |
| JPS6321382B2 (ja) | ||
| SU1180559A1 (ru) | Устройство дл управлени насосной станцией | |
| JPH0638202B2 (ja) | 防災設備機器の制御回路 | |
| JPS607804B2 (ja) | シ−ケンスコントロ−ラ | |
| JPH0443175B2 (ja) | ||
| JPS5620333A (en) | Semiconductor relay circuit |