JPS589624B2 - 同報通信方式 - Google Patents
同報通信方式Info
- Publication number
- JPS589624B2 JPS589624B2 JP8408079A JP8408079A JPS589624B2 JP S589624 B2 JPS589624 B2 JP S589624B2 JP 8408079 A JP8408079 A JP 8408079A JP 8408079 A JP8408079 A JP 8408079A JP S589624 B2 JPS589624 B2 JP S589624B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- broadcast
- individual destination
- broadcast address
- destination address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/02—Details
- H04L12/16—Arrangements for providing special services to substations
- H04L12/18—Arrangements for providing special services to substations for broadcast or conference, e.g. multicast
- H04L12/185—Arrangements for providing special services to substations for broadcast or conference, e.g. multicast with management of multicast group membership
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【発明の詳細な説明】
本発明は、送信局から複数の受信局へ同一情報を同時に
伝送し得る同報通信方式に関するものである。
伝送し得る同報通信方式に関するものである。
送信局から個別宛先アドレスによって指定した受信局へ
情報を伝送する通信網に於いて、同報アドレスによって
指定した複数の受信局へ同一情報を同時に伝送する同報
通信方式が採用されている。
情報を伝送する通信網に於いて、同報アドレスによって
指定した複数の受信局へ同一情報を同時に伝送する同報
通信方式が採用されている。
このような同報通信方式に於いては、従来第１図に示す
ように、フレーム同期等の為のフレーム検出信号Ｆとア
ドレス部Ａと情報部■とを有する情報フレームが送出さ
れ、アドレス部Ａには個別宛先アドレスＡｉ・・・・・
・Ａｎ又は同報アドレスＤｉ・・・Ｄｎが付加されてい
た。
ように、フレーム同期等の為のフレーム検出信号Ｆとア
ドレス部Ａと情報部■とを有する情報フレームが送出さ
れ、アドレス部Ａには個別宛先アドレスＡｉ・・・・・
・Ａｎ又は同報アドレスＤｉ・・・Ｄｎが付加されてい
た。
この情報フレームは第２図に示すように、送信局１から
各受信局２へ同時に送出され、個別宛先アドレスが付加
されている場合は、個別宛先アドレスエリアにセットさ
れた個別アドレスＡ１〜Ａｎと照合し、又同報アドレス
が付加されている場合は、同報アドレスエリアにセット
された同報アドレスＤ１〜Ｄｎと照合し、照合一致した
受信局のみが情報フレームを受信し、情報格納エリアに
情報を格納して処理するものである。
各受信局２へ同時に送出され、個別宛先アドレスが付加
されている場合は、個別宛先アドレスエリアにセットさ
れた個別アドレスＡ１〜Ａｎと照合し、又同報アドレス
が付加されている場合は、同報アドレスエリアにセット
された同報アドレスＤ１〜Ｄｎと照合し、照合一致した
受信局のみが情報フレームを受信し、情報格納エリアに
情報を格納して処理するものである。
受信局にセットされた同報アドレスは、受信局毎に異な
る場合が多いものであり、同報通信の種類が増加するに
従って同報アドレスエリアを増加しなければならず、又
同報通信の受信局数の変動によって同報アドレスの内容
を変更しなければならないことがあり、従来は固定的に
予め同報アドレスがセットされているので、簡単に対処
することができなかった。
る場合が多いものであり、同報通信の種類が増加するに
従って同報アドレスエリアを増加しなければならず、又
同報通信の受信局数の変動によって同報アドレスの内容
を変更しなければならないことがあり、従来は固定的に
予め同報アドレスがセットされているので、簡単に対処
することができなかった。
本発明は、同報アドレスエリアを書換え可能として、同
報通信の種類の変更等に対して容易に対処し得るように
することを目的とするものである。
報通信の種類の変更等に対して容易に対処し得るように
することを目的とするものである。
以下実施例について詳細に説明する。
第３図は本発明の実施例のフレーム構成の説明図であり
、Ｆ１は個別宛先アドレスで受信局を指定して情報を伝
送するフレーム、Ｆ２は同報アドレスで複数の受信局を
指定して情報を伝送するフレーム、Ｆ３は個別宛先アド
レスで受信局を指定して同報アドレスを伝送し、その同
報アドレスを受信局にセットする為のフレーム、Ｆ４は
セットされた同報アドレスを消去する為のフレームを示
すものである。
、Ｆ１は個別宛先アドレスで受信局を指定して情報を伝
送するフレーム、Ｆ２は同報アドレスで複数の受信局を
指定して情報を伝送するフレーム、Ｆ３は個別宛先アド
レスで受信局を指定して同報アドレスを伝送し、その同
報アドレスを受信局にセットする為のフレーム、Ｆ４は
セットされた同報アドレスを消去する為のフレームを示
すものである。
なおＡｉは個別宛先アドレス、Ｄｉは同報アドレス、”
１ １ １ １ １ １ １ １ ”は８ビット構成
の場合のアドレス指定がないことを示し、又Ｆはフレー
ム検出信号、■は情報部である。
１ １ １ １ １ １ １ １ ”は８ビット構成
の場合のアドレス指定がないことを示し、又Ｆはフレー
ム検出信号、■は情報部である。
第４図１〜■は動作説明図であり、受信局２は読出専用
メモリ（ＲＯＭ）からなる個別宛先アドレスエリアと書
換可能のメモリ（ＲＡＭ）からなる同報アドレスエリア
及び情報格納エリアを有するものである。
メモリ（ＲＯＭ）からなる個別宛先アドレスエリアと書
換可能のメモリ（ＲＡＭ）からなる同報アドレスエリア
及び情報格納エリアを有するものである。
先ず送信局１から同報アドレスをセットするフエーズ１
について説明する。
について説明する。
第４図Ｉに於いて、送信局１から個別宛先アドレスＡ１
， Ａ２，Ａｎの受信局２に同報アドレスＤ１をセット
する場合、第３図のフレームＦ３の個別宛先アドレスＡ
ｉを順次ＡＩ ，Ａ２，Ａｎとし、同報アドレスＤｉを
Ｄ１として送信局１から送出する。
， Ａ２，Ａｎの受信局２に同報アドレスＤ１をセット
する場合、第３図のフレームＦ３の個別宛先アドレスＡ
ｉを順次ＡＩ ，Ａ２，Ａｎとし、同報アドレスＤｉを
Ｄ１として送信局１から送出する。
受信局２では個別宛先アドレスエリアにセットされてい
る個別宛先アドレスと受信した個別宛先アドレスとを照
合し、照合一致の場合フレームＦ３であることを識別し
て受信した同報アドレスＤ１を同報アドレスエリアに書
込む。
る個別宛先アドレスと受信した個別宛先アドレスとを照
合し、照合一致の場合フレームＦ３であることを識別し
て受信した同報アドレスＤ１を同報アドレスエリアに書
込む。
この場合、個別宛先アドレスＡ３の受信局は指定されな
いので同報アドレスＤ１はセットされない。
いので同報アドレスＤ１はセットされない。
次に同報通信を行なうフエーズ２に於いては、第４図１
に於いて、送信局１から第３図のフレームＦ２が送出さ
れる。
に於いて、送信局１から第３図のフレームＦ２が送出さ
れる。
即ち個別宛先アドレスは”１１１１１１１１”で同報ア
ドレスＤ１が付加される。
ドレスＤ１が付加される。
個別宛先アドレスＡ，，Ａ２ ，Ａｎの受信局ではセッ
トされた同報アドレスＤ１と受信した同報アドレスＤ１
とが一致するので情報格納エリアに情報を格納する。
トされた同報アドレスＤ１と受信した同報アドレスＤ１
とが一致するので情報格納エリアに情報を格納する。
このとき個別宛先アドレスＡ３の受信局では、フレーム
Ｆ２の個別宛先アドレスも同報アドレスも照合不一致と
なるので情報は受信されないことになる。
Ｆ２の個別宛先アドレスも同報アドレスも照合不一致と
なるので情報は受信されないことになる。
セットされた同報アドレスをリセットするフエーズ３に
於いては、第４図■に示すように、第３図のフレームＦ
４により同報アドレスが゛０００ｏｏｏｏｏ”であるこ
とを識別して先にセットされた同報アドレスＤ１を消去
する。
於いては、第４図■に示すように、第３図のフレームＦ
４により同報アドレスが゛０００ｏｏｏｏｏ”であるこ
とを識別して先にセットされた同報アドレスＤ１を消去
する。
第５図は受信局の要部ブロック線図であり、ＳＲはフレ
ーム内の個別宛先アドレスがセットされるシフトレジス
タ、ＳＧはフレーム内の同報アドレスがセットされるシ
フトレジスタ、ＣＯＭ１，ＣＯＭ２は比較器、Ｍ１は自
局の個別宛先アドレスをセットした読出専用メモリ等の
メモリ、Ｍ２は同報アドレスをセットする書換え可能の
メモリ、ＣＬはクロック発生部、ＳＨＣはシフト数カウ
ンタ、ＦＦ１〜ＦＦ３はフリツプフロツプ、Ｇ１〜Ｇ４
，Ｇ１１〜ＧＩＮ，Ｇ２１〜Ｇ２Ｎはアンド回路、ＯＲ
１ ，ＯＲ１ １〜ＯＲＩＮ，ＯＲ２１〜ＯＲ２Ｎはオ
ア回路、ＩＮＶはインバータ、ＩＮは入力端子、ＯＵＴ
は出力端子、ＦＩはフレーム検出信号端子である。
ーム内の個別宛先アドレスがセットされるシフトレジス
タ、ＳＧはフレーム内の同報アドレスがセットされるシ
フトレジスタ、ＣＯＭ１，ＣＯＭ２は比較器、Ｍ１は自
局の個別宛先アドレスをセットした読出専用メモリ等の
メモリ、Ｍ２は同報アドレスをセットする書換え可能の
メモリ、ＣＬはクロック発生部、ＳＨＣはシフト数カウ
ンタ、ＦＦ１〜ＦＦ３はフリツプフロツプ、Ｇ１〜Ｇ４
，Ｇ１１〜ＧＩＮ，Ｇ２１〜Ｇ２Ｎはアンド回路、ＯＲ
１ ，ＯＲ１ １〜ＯＲＩＮ，ＯＲ２１〜ＯＲ２Ｎはオ
ア回路、ＩＮＶはインバータ、ＩＮは入力端子、ＯＵＴ
は出力端子、ＦＩはフレーム検出信号端子である。
受信信号のフレーム検出信号Ｆを識別する構成は図示を
省略してあるが、これは従来知られている構成を採用し
得るもので、フレーム検出信号Ｆは端子ＦＩに入力され
、又フレーム検出信号Ｆを除いたデータが入力端子ＩＮ
に加えられる。
省略してあるが、これは従来知られている構成を採用し
得るもので、フレーム検出信号Ｆは端子ＦＩに入力され
、又フレーム検出信号Ｆを除いたデータが入力端子ＩＮ
に加えられる。
フレーム検出信号Ｆが端子ＦＩに入力されると、フリツ
プフロツプＦＦ３はリセットされ、フリツプフロツプＦ
Ｆ１はオア回路ＯＲ１を介して反転され、その端子Ｑの
出力によってクロツク発生部ＣＬが起動される。
プフロツプＦＦ３はリセットされ、フリツプフロツプＦ
Ｆ１はオア回路ＯＲ１を介して反転され、その端子Ｑの
出力によってクロツク発生部ＣＬが起動される。
クロツク発生部ＣＬはスタートストップ発振器と分周器
とを備え、発振周波数は入力データの速度の２倍であり
、その発振出力Ｂはアンド回路Ｇ２に加えられ、又、分
周器により１／２に分周された出力がシフトクロツクｓ
ｈとなる。
とを備え、発振周波数は入力データの速度の２倍であり
、その発振出力Ｂはアンド回路Ｇ２に加えられ、又、分
周器により１／２に分周された出力がシフトクロツクｓ
ｈとなる。
このシフトクロツクＳｈによりシフトレジスタＳＲ，Ｓ
Ｇはシフト動作を行ない、そのシフト数はシフト数カウ
ンタＳＨＣによりカウントされる。
Ｇはシフト動作を行ない、そのシフト数はシフト数カウ
ンタＳＨＣによりカウントされる。
そしてシフトレジスタＳＲに個別宛先アドレス、シフト
レジスタＳＧに同報アドレスがセットされたときシフト
数カウンタＳＨＣの出力がアンド回路Ｇ２に加えられ、
クロック発生部ＣＬの出力ＢがフリツプフロツプＦＦ２
に加えられる。
レジスタＳＧに同報アドレスがセットされたときシフト
数カウンタＳＨＣの出力がアンド回路Ｇ２に加えられ、
クロック発生部ＣＬの出力ＢがフリツプフロツプＦＦ２
に加えられる。
この場合、フリツプフロツプＦＦ２には２個のパルスが
加えられ、第１のパルスにより端子Ｑの出力が“１”と
なるので、メモリ Ｍ １にセットされた個別宛先アド
レスが読出されてオア回路ＯＲ１１〜ＯＲＩ Ｎを介し
て比較器ＣＯＭ１に入力される。
加えられ、第１のパルスにより端子Ｑの出力が“１”と
なるので、メモリ Ｍ １にセットされた個別宛先アド
レスが読出されてオア回路ＯＲ１１〜ＯＲＩ Ｎを介し
て比較器ＣＯＭ１に入力される。
又第２のパルスにより端子Ｑの出力が“１”となるので
メモリＭ２にセットされた同報アドレスが読出されてオ
ア回路ＯＲ２１〜ＯＲ２Ｎを介して比較器ＣＯＭ２に入
力される。
メモリＭ２にセットされた同報アドレスが読出されてオ
ア回路ＯＲ２１〜ＯＲ２Ｎを介して比較器ＣＯＭ２に入
力される。
又フリツプフロツプＦＦ２の２回の反転動作が行なわれ
る間にフリツプフロツプＦＦ１は反転し、クロツク発生
部ＣＬは停止する。
る間にフリツプフロツプＦＦ１は反転し、クロツク発生
部ＣＬは停止する。
メモリＭ１にセットされた個別宛先アドレスとシフトレ
ジスタＳＲに受信した個別宛先アドレスとが比較器ＣＯ
Ｍ１に於いて比較されているとき、比較器ＣＯＭ２には
アンド回路Ｇ２１〜Ｇ２Ｎ及びオア回路ＯＲ２１〜ＯＲ
２Ｎを介してオール“１”が入力されてシフトレジスタ
ＳＧに受信した同報アドレスと比較することになり、又
メモリＭ２にセットされた同報アドレスとシフトレジス
タＳＧに受信した同報アドレスとを比較器ＣＯＭ２に於
いて比較されているとき、比較器ＣＯＭ１にはアンド回
路Ｇ１１〜ＧｉＮ及びオア回路ＯＲ１ １〜ＯＲＩＮを
介してオール“１”が入力されてシフトレジスタＳＲに
受信した個別宛先アドレスと比較することになる。
ジスタＳＲに受信した個別宛先アドレスとが比較器ＣＯ
Ｍ１に於いて比較されているとき、比較器ＣＯＭ２には
アンド回路Ｇ２１〜Ｇ２Ｎ及びオア回路ＯＲ２１〜ＯＲ
２Ｎを介してオール“１”が入力されてシフトレジスタ
ＳＧに受信した同報アドレスと比較することになり、又
メモリＭ２にセットされた同報アドレスとシフトレジス
タＳＧに受信した同報アドレスとを比較器ＣＯＭ２に於
いて比較されているとき、比較器ＣＯＭ１にはアンド回
路Ｇ１１〜ＧｉＮ及びオア回路ＯＲ１ １〜ＯＲＩＮを
介してオール“１”が入力されてシフトレジスタＳＲに
受信した個別宛先アドレスと比較することになる。
比較器ＣＯＭ１の一致出力はアンド回路Ｇ３，Ｇ４に加
えられ、又比較器ＣＯＭ２の一致出力はアンド回路Ｇ４
及びインバータＩＮＶを介してアンド回路Ｇ３に加えら
れる。
えられ、又比較器ＣＯＭ２の一致出力はアンド回路Ｇ４
及びインバータＩＮＶを介してアンド回路Ｇ３に加えら
れる。
従ってフレームＦ１で情報が伝送され、自局宛の場合は
アンド回路Ｇ４の出力が“１”となってフリツプフロツ
プＦＦ３はセットされ、その端子Ｑの出力でアンド回路
Ｇ１が開かれるので、アドレス部の後の情報■はアンド
回路Ｇ１から出力されることになる。
アンド回路Ｇ４の出力が“１”となってフリツプフロツ
プＦＦ３はセットされ、その端子Ｑの出力でアンド回路
Ｇ１が開かれるので、アドレス部の後の情報■はアンド
回路Ｇ１から出力されることになる。
又メモリＭ２に同報アドレスがセットされ、フレームＦ
２で情報が伝送された場合も比較器ＣＯＭ１，ＣＯＭ２
から同時に一致出力が得られるので、アンド回路Ｇ１が
開かれて情報が出力される。
２で情報が伝送された場合も比較器ＣＯＭ１，ＣＯＭ２
から同時に一致出力が得られるので、アンド回路Ｇ１が
開かれて情報が出力される。
又フレームＦ３により同報アドレスをセットする場合は
、比較器ＣＯＭ１から一致出力が得られれとき、比較器
ＣＯＭ２から一致出力が得られないので、アンド回路Ｇ
４は閉じたままとなるが、アンド回路Ｇ３の出力が“１
”となって、メモリＭ２に書込動作を行なわせ、シフト
レジスタＳＧにセットされている同報アドレスをメモリ
Ｍ２に書込むことになる。
、比較器ＣＯＭ１から一致出力が得られれとき、比較器
ＣＯＭ２から一致出力が得られないので、アンド回路Ｇ
４は閉じたままとなるが、アンド回路Ｇ３の出力が“１
”となって、メモリＭ２に書込動作を行なわせ、シフト
レジスタＳＧにセットされている同報アドレスをメモリ
Ｍ２に書込むことになる。
又フレームＦ４により同報アドレスをリセットする場合
は、シフトレジスクＳＧにオール“０”がセットされて
いるので、メモリ Ｍ ２にはオール“０”が書込まれ
、先にセットされた同報アドレスはリセットされること
になる。
は、シフトレジスクＳＧにオール“０”がセットされて
いるので、メモリ Ｍ ２にはオール“０”が書込まれ
、先にセットされた同報アドレスはリセットされること
になる。
以上説明したように、本発明によれば、送信局から同報
アドレスのセット及びリセットを行なうことができるの
で、受信局では多種多様の同報通信サービスを行なう場
合に於いても、個別宛先アドレスと同報アドレスとの二
つのアドレスエリアを設けるだけで済むことになり、経
済的な構成とすることができる。
アドレスのセット及びリセットを行なうことができるの
で、受信局では多種多様の同報通信サービスを行なう場
合に於いても、個別宛先アドレスと同報アドレスとの二
つのアドレスエリアを設けるだけで済むことになり、経
済的な構成とすることができる。
又同報通信の種類の変更に対しても同報アドレスエリア
を書換えるだけで容易に対処することができることにな
る。
を書換えるだけで容易に対処することができることにな
る。
なお複数の同報アドレスエリアを設けて、それぞれ送信
局から同報アドレスをセットすることも可能であり、そ
の場合は制御ビットの付加等を行なったフレーム構成と
すれば良いことになる。
局から同報アドレスをセットすることも可能であり、そ
の場合は制御ビットの付加等を行なったフレーム構成と
すれば良いことになる。
又フレームのアドレス部の構成も、個別通信であるか同
報通信であるかを表示するビットを設けて、同報アドレ
スのセット又はリセット以外に於いては、通信種別に応
じたアドレスを付加するようにすることも可能であり、
その場合は、第５図に示す受信局の論理構成を変更すれ
ば良いことになる。
報通信であるかを表示するビットを設けて、同報アドレ
スのセット又はリセット以外に於いては、通信種別に応
じたアドレスを付加するようにすることも可能であり、
その場合は、第５図に示す受信局の論理構成を変更すれ
ば良いことになる。
従って本発明は、例えば衛星通信に於いて、１チャネル
だけで多数の受信局へ同一情報を同時に伝送する場合の
受信局のアドレス情報の解析部に適用すれば、経済的に
柔軟性のあるシステムを構成することができるものであ
る。
だけで多数の受信局へ同一情報を同時に伝送する場合の
受信局のアドレス情報の解析部に適用すれば、経済的に
柔軟性のあるシステムを構成することができるものであ
る。
第１図は同報通信を行なう場合の情報フレームの説明図
、第２図は従来の受信局の動作説明図、第３図は本発明
の実施例の情報フレームの説明図、第４図Ｉ，ｕ，Ｉｎ
は本発明の実施例の受信局の動作説明図、第５図は本発
明の実施例の受信局の要部ブロック線図である。 １は送信局、２は受信局、Ｆはフレーム検出信号、Ａｉ
は個別宛先アドレス、Ｄｉは同報アドレス、■は情報、
ＳＲ，ＳＧはシフトレジスタ、ＣＬはクロック発生部、
ＣＯＭ１，ＣＯＭ２は比較器、Ｍ１は個別宛先アドレス
をセットしたメモリ、Ｍ２は同報アドレスをセットする
メモリ、ＳＨＣはシフト数カウンタ、ＦＦｌ〜ＦＦ３は
フリップフロツプである。
、第２図は従来の受信局の動作説明図、第３図は本発明
の実施例の情報フレームの説明図、第４図Ｉ，ｕ，Ｉｎ
は本発明の実施例の受信局の動作説明図、第５図は本発
明の実施例の受信局の要部ブロック線図である。 １は送信局、２は受信局、Ｆはフレーム検出信号、Ａｉ
は個別宛先アドレス、Ｄｉは同報アドレス、■は情報、
ＳＲ，ＳＧはシフトレジスタ、ＣＬはクロック発生部、
ＣＯＭ１，ＣＯＭ２は比較器、Ｍ１は個別宛先アドレス
をセットしたメモリ、Ｍ２は同報アドレスをセットする
メモリ、ＳＨＣはシフト数カウンタ、ＦＦｌ〜ＦＦ３は
フリップフロツプである。
Claims (1)
- １ 送信局から受信局を指定する個別宛先アドレス又は
複数の受信局を指定する同報アドレスを情報に付加して
各受信局に送信する通信系に於いて、各受信局は個別宛
先アドレスエリアと同報アドレスエリアとを備え、前記
送信局から個別宛先アドレスに同報アドレス又はリセッ
ト情報を付加して送信し、該個別宛先アドレスにより指
定された受信局の同報アドレスエリアに同報アドレスを
セット又はリセット情報によりリセットし、前記送信局
から送信される情報に付加された個別宛先アドレス又は
同報アドレスと、受信局の個別宛先アドレスエリアにセ
ットされた個別宛先アドレス又は同報アドレスエリアに
前記送信局からの指示によってセットされた同報アドレ
スとの照合一致により該情報を自局宛と判断して受信す
ることを特徴とする同報通信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8408079A JPS589624B2 (ja) | 1979-07-03 | 1979-07-03 | 同報通信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8408079A JPS589624B2 (ja) | 1979-07-03 | 1979-07-03 | 同報通信方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS568950A JPS568950A (en) | 1981-01-29 |
| JPS589624B2 true JPS589624B2 (ja) | 1983-02-22 |
Family
ID=13820502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8408079A Expired JPS589624B2 (ja) | 1979-07-03 | 1979-07-03 | 同報通信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS589624B2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02132560A (ja) * | 1981-04-01 | 1990-05-22 | Teradata Corp | リレーショナル・データベース・マシン、データベース・コンピュータ・システム及びデータベース管理システムとその方法 |
| NL8400504A (nl) * | 1984-02-16 | 1985-09-16 | Optische Ind De Oude Delft Nv | Inrichting voor het aanrakingsloos vergruizen van zich in een lichaam bevindende concrementen. |
| JPH07118711B2 (ja) * | 1984-02-24 | 1995-12-18 | 日本電信電話株式会社 | 放送型通信の入力応答制御方式 |
| JPS615645A (ja) * | 1984-06-20 | 1986-01-11 | Toshiba Corp | デ−タ伝送方法 |
| JPS6199439A (ja) * | 1984-09-29 | 1986-05-17 | Fujitsu Ltd | グル−プアドレス通信方式 |
| JPS61281742A (ja) * | 1985-06-07 | 1986-12-12 | Matsushita Electric Ind Co Ltd | ホ−ムバスシステム |
| JPS62139494A (ja) * | 1985-12-13 | 1987-06-23 | Nec Corp | ネツトワ−ク制御方式 |
| JPS63232653A (ja) * | 1987-03-20 | 1988-09-28 | Fujitsu Ltd | 電文による端末制御方式 |
| JPH01160234A (ja) * | 1987-12-17 | 1989-06-23 | Matsushita Electric Ind Co Ltd | 情報伝送システム |
| JPH02128540A (ja) * | 1988-11-09 | 1990-05-16 | Alpine Electron Inc | データ通信方法およびそのシステム |
| JPH02281842A (ja) * | 1989-04-24 | 1990-11-19 | Matsushita Electric Ind Co Ltd | 端末間通信方法及び端末間通信用センタ装置 |
| JPH0693685B2 (ja) * | 1989-06-14 | 1994-11-16 | 株式会社日立製作所 | フレーム選択受信方法 |
| JP3202344B2 (ja) * | 1992-09-07 | 2001-08-27 | 日本電気株式会社 | 通信制御方式 |
| JPH07170264A (ja) * | 1993-12-14 | 1995-07-04 | Nec Corp | デジタル通話路網の構成方式 |
| JP3525771B2 (ja) * | 1998-11-30 | 2004-05-10 | 日本電気株式会社 | バス・スヌープ制御回路 |
| JP2000201146A (ja) * | 1999-01-07 | 2000-07-18 | Nippon Telegr & Teleph Corp <Ntt> | 同報通信グル―プを制御する通信方法および当該通信方法を記述したプログラムを記録した記録媒体 |
| JP3601484B2 (ja) * | 2001-07-26 | 2004-12-15 | 日本電気株式会社 | Ａｔｍ通信装置およびそのセル受信方法 |
| JP4259526B2 (ja) * | 2005-01-04 | 2009-04-30 | オムロン株式会社 | ネットワークシステムおよびプログラマブルコントローラならびにデータ共有方法 |
-
1979
- 1979-07-03 JP JP8408079A patent/JPS589624B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS568950A (en) | 1981-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS589624B2 (ja) | 同報通信方式 | |
| US4347606A (en) | Method of frame synchronization of a digital TDM communication system and arrangement for performing the method | |
| US4575818A (en) | Apparatus for in effect extending the width of an associative memory by serial matching of portions of the search pattern | |
| US4402081A (en) | Semiconductor memory test pattern generating apparatus | |
| US4141268A (en) | Keyboard apparatus for an electronic musical instrument | |
| EP0023419A2 (en) | A method and a device for testing a logic circuit | |
| DE3381374D1 (de) | Schaltungen zur verarbeitung von sequentiellen adressdatenbloecken. | |
| US3940563A (en) | Reframing method for a carrier system having a serial digital data bit stream | |
| KR870700190A (ko) | 전송정보 처리방식 | |
| US4697138A (en) | Logic analyzer having a plurality of sampling channels | |
| JPH07112192B2 (ja) | フレーム識別パターン認識方法及び装置 | |
| EP0401763B1 (en) | Timing signal generating system | |
| US3909528A (en) | Device for finding a fixed synchronization bit in a frame of unknown length | |
| US5805917A (en) | Parallel processing system with a plurality of communication register modules | |
| US4352181A (en) | Device for synchronising multiplex lines in a time-division exchange | |
| EP0227732B1 (en) | Arrangement for establishing wide band connection in a switching network | |
| JPS5955657A (ja) | 回線走査方式 | |
| US3601542A (en) | Dynamic recorder system for toll ticketing | |
| RU1800464C (ru) | Устройство дл обучени операторов | |
| US3967245A (en) | Traffic signal control device with core memory | |
| SU1672471A1 (ru) | Устройство дл поиска информации | |
| SU1075287A1 (ru) | Устройство дл оперативного накоплени информации | |
| SU1564603A1 (ru) | Устройство дл обработки нечеткой информации | |
| JPS6093855A (ja) | デ−タ伝送装置 | |
| SU976441A1 (ru) | Генератор нестационарных потоков случайных импульсов |