JPS5896352A - マイクロコンピユ−タ制御システム - Google Patents
マイクロコンピユ−タ制御システムInfo
- Publication number
- JPS5896352A JPS5896352A JP56192845A JP19284581A JPS5896352A JP S5896352 A JPS5896352 A JP S5896352A JP 56192845 A JP56192845 A JP 56192845A JP 19284581 A JP19284581 A JP 19284581A JP S5896352 A JPS5896352 A JP S5896352A
- Authority
- JP
- Japan
- Prior art keywords
- diagnostic
- mpu
- execution
- bus
- control system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0736—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in functional embedded systems, i.e. in a data processing system designed as a combination of hardware and software dedicated to performing a certain function
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はマイクロコンピュータ制御システムに係り１％
に高信頼性システムを汎用ＬＳＩマイクロコンピュータ
を用いて構成することのできるマイクロコンピュータ制
御システムに関する。
に高信頼性システムを汎用ＬＳＩマイクロコンピュータ
を用いて構成することのできるマイクロコンピュータ制
御システムに関する。
近年ＬＳＩのマイクロコンピュータは半導体技術の進歩
とあいまって、広く各分野に適用されている。適用の拡
大に伴い、その量産化９歩どまりの減少より、ＬＳＩの
価格は低下している。
とあいまって、広く各分野に適用されている。適用の拡
大に伴い、その量産化９歩どまりの減少より、ＬＳＩの
価格は低下している。
その価格が制御装置の分野において、従来のランダムロ
ジックをマイクロコンピュータに置換させる現象を現出
しつつある。
ジックをマイクロコンピュータに置換させる現象を現出
しつつある。
第１図には標準的な従来のマイクロコンピュータ制御シ
ステムの構成図が示されている。すなわち、ＬｓＩマイ
クロコンピュータを搭載したＭＰＵボード１には、シス
テムバス６を介して、メモリ２．３と、ｌ０ＣＥボード
４，５が接続されている。
ステムの構成図が示されている。すなわち、ＬｓＩマイ
クロコンピュータを搭載したＭＰＵボード１には、シス
テムバス６を介して、メモリ２．３と、ｌ０ＣＥボード
４，５が接続されている。
このｌ０ＣＥボード４，５には、ＡＣ／ＤＣコンバータ
が接続されている。
が接続されている。
この様に構成されるシ２テムにおけるＲＡＳ（ＲＥＬＩ
ＡＢＩＬＩＴＹ、ＡＶＡＩＬＡＢＩＬＩＴＹ。
ＡＢＩＬＩＴＹ、ＡＶＡＩＬＡＢＩＬＩＴＹ。
ＳＥＲ，ＶＩＣＥＡＢＩＬＩＴＹ）機能は、ウォッチ・
トツり・タイマ（ＷＤＴ）などの機能が標準であシ。
トツり・タイマ（ＷＤＴ）などの機能が標準であシ。
ＷＤＴの信号を表示、外部導出し、その後の処理を人間
にまかせるのが通常である。
にまかせるのが通常である。
一方、マイクロコンピュータの性能が向上し。
近年のようにマイクロコンピュータ１台当りの果す機能
が大きくなるにつれ、１台のマイクロコンピュータがダ
ウンしたときに生じる制御不能による影響が無視できな
い規模となっている。ところが・、市販されているＬＳ
Ｉマイクロコンピュータは汎用性を考慮して設計されて
おり、信頼性向上よりもコンピュータとしての性能向上
に開発の重点が置かれ、高信頼性を要求される分野にお
いては、ユーザが外部でＲＡＳ機能を実現しなければな
らない。このため、ＬＳＩの外部に相当量のロジックを
必要とし、このロジックを用いてモＬＳＩ内部情報が導
出できないことがあり、ＲＡＳ機能を実現することが不
可能な場合があるという欠点を有している。
が大きくなるにつれ、１台のマイクロコンピュータがダ
ウンしたときに生じる制御不能による影響が無視できな
い規模となっている。ところが・、市販されているＬＳ
Ｉマイクロコンピュータは汎用性を考慮して設計されて
おり、信頼性向上よりもコンピュータとしての性能向上
に開発の重点が置かれ、高信頼性を要求される分野にお
いては、ユーザが外部でＲＡＳ機能を実現しなければな
らない。このため、ＬＳＩの外部に相当量のロジックを
必要とし、このロジックを用いてモＬＳＩ内部情報が導
出できないことがあり、ＲＡＳ機能を実現することが不
可能な場合があるという欠点を有している。
本発明の目的は、高い稼動率を得ることのできる制御シ
ステムを提供することにある。
ステムを提供することにある。
本発明は、実行ＭＰＵに診断ＭＰＵを通信ラインにより
粗結合し、実行ＭＰＵをダウンしたときそのダウンした
ＭＰＵのダウンに到ったデータを収集分析し、診断ＭＰ
Ｕが再起動をかけるようにすることにより高い稼動率を
得ようというものである。
粗結合し、実行ＭＰＵをダウンしたときそのダウンした
ＭＰＵのダウンに到ったデータを収集分析し、診断ＭＰ
Ｕが再起動をかけるようにすることにより高い稼動率を
得ようというものである。
以下１本発明の実施例について説明する。
第２図には、本発明の一実施例が示されている。
図において、システムバス１７には、実行λｆＵ１０と
１診断ＭＰ０１８と、メインメモリ２６と図示されてい
ないがｌ０ＣＥとが接続されている。
１診断ＭＰ０１８と、メインメモリ２６と図示されてい
ないがｌ０ＣＥとが接続されている。
この実行ＭＰＵｌ０は、基本ＢＰＵＩ １と、ローカル
メモリ１２と、通信ポート１３と１診断Ｉ１０ボート１
４と、バスバッファ１６とからなり、これらの各素子は
、それぞれローカルバス１５によって接続されている。
メモリ１２と、通信ポート１３と１診断Ｉ１０ボート１
４と、バスバッファ１６とからなり、これらの各素子は
、それぞれローカルバス１５によって接続されている。
また１診断ＭＰＵ１８は実行ＭＰＵｌ０を監視するもの
で、診断ＢＰＵ１９と、ローカルメモリ２０と、タイマ
等の周辺ＬＳＩ２１と１通信ボート２２と、診断Ｉ１０
ボート２３と、システム監視回路２５とからなり、各素
子のそれぞれがローカルバス２４によって接続されてい
る。この実行ＭＰＵｌ０と診断ＭＰＵ１８とは１通信ボ
ード１３．２２間で通信ライン２７により、診断Ｉ１０
ボート１４．２５間で診断Ｉ１０ライン２８により接続
されている。
で、診断ＢＰＵ１９と、ローカルメモリ２０と、タイマ
等の周辺ＬＳＩ２１と１通信ボート２２と、診断Ｉ１０
ボート２３と、システム監視回路２５とからなり、各素
子のそれぞれがローカルバス２４によって接続されてい
る。この実行ＭＰＵｌ０と診断ＭＰＵ１８とは１通信ボ
ード１３．２２間で通信ライン２７により、診断Ｉ１０
ボート１４．２５間で診断Ｉ１０ライン２８により接続
されている。
このように構成される実行ＭＰＵ１０は、電源投入後復
電スタートよりシステムをスタートする。
電スタートよりシステムをスタートする。
同時に診断ＭＰＵ１８も復電スタートを行う１診断ＭＰ
Ｕ１８は自己のローカルメモリ２０内のプログラムを実
行し、実行ＭＰＵ２０はシステムバス１７に接続された
。メインメモリ２６のプログラムを実行する。正常時、
実行ＭＰＵｌ０はシステムバス１７を使用し、メインメ
モリ２６ 、 ｌ０ＣＥとデータ交換を行い処理を実行
する。診断ＭＰＵ１８は内部ローカルメモリ２０に収納
されている診断プログラムによりシステム全体の各種診
断を行う。診断ＭＰ０１８は実行ＭＰＵｌ０よりも高優
先となっている。診断ＭＰＵ１８の動作はシステムバス
１７を使用せず、実行ＭＰＵｌ０と個別に接続された通
信回線によりデータの転送を行う。
Ｕ１８は自己のローカルメモリ２０内のプログラムを実
行し、実行ＭＰＵ２０はシステムバス１７に接続された
。メインメモリ２６のプログラムを実行する。正常時、
実行ＭＰＵｌ０はシステムバス１７を使用し、メインメ
モリ２６ 、 ｌ０ＣＥとデータ交換を行い処理を実行
する。診断ＭＰＵ１８は内部ローカルメモリ２０に収納
されている診断プログラムによりシステム全体の各種診
断を行う。診断ＭＰ０１８は実行ＭＰＵｌ０よりも高優
先となっている。診断ＭＰＵ１８の動作はシステムバス
１７を使用せず、実行ＭＰＵｌ０と個別に接続された通
信回線によりデータの転送を行う。
システムが正常に動作している時は、ある定められた周
期で実行マシンに対して、システムの各部の診断要求を
発する。定期診断要求を受信した実行ＭＰＵＩ Ｏは、
その要求のメニューにより診断を行い結果を通信回線で
診断ＭＰ０１８に報告する。診断ＭＰＵ１８はシステム
診断要求により実行ＭＰＵｌ０が実行するバス上の動作
と診断結果を照合しシステム全体の状態を認識する。ま
た診断結果のデータをシステムバス１７に接続されてい
る。不揮発性の外部記憶装置に時系列的に収納する。こ
のデータは予防保全データとして使用する。このように
して実行ＭＰＵ１０と診断ＭＰＵ１８は通信回線２７を
介して粗結合されている。
期で実行マシンに対して、システムの各部の診断要求を
発する。定期診断要求を受信した実行ＭＰＵＩ Ｏは、
その要求のメニューにより診断を行い結果を通信回線で
診断ＭＰ０１８に報告する。診断ＭＰＵ１８はシステム
診断要求により実行ＭＰＵｌ０が実行するバス上の動作
と診断結果を照合しシステム全体の状態を認識する。ま
た診断結果のデータをシステムバス１７に接続されてい
る。不揮発性の外部記憶装置に時系列的に収納する。こ
のデータは予防保全データとして使用する。このように
して実行ＭＰＵ１０と診断ＭＰＵ１８は通信回線２７を
介して粗結合されている。
システム異常時、エラーのタグ信号で診断ＭＰＵ１８は
バス上のデータを収集し、実行ＭＰＵ４０の状態を監視
し、そのエラーが実行ＭＰＵｌ０の計算機動作の連続性
が支障ないものであればデータ収集のみとする。実行Ｍ
ＰＵｌ０はそのエラーよりシステム的に回復動作を行う
ためエラー情報の詳細を必要こする場合は診断ＭＰＵ１
８に通信を介して要求する。その情報から命令の再試行
や７ステムの再構が可能となる。同時にエラー情報は外
部記憶に収納される。
バス上のデータを収集し、実行ＭＰＵ４０の状態を監視
し、そのエラーが実行ＭＰＵｌ０の計算機動作の連続性
が支障ないものであればデータ収集のみとする。実行Ｍ
ＰＵｌ０はそのエラーよりシステム的に回復動作を行う
ためエラー情報の詳細を必要こする場合は診断ＭＰＵ１
８に通信を介して要求する。その情報から命令の再試行
や７ステムの再構が可能となる。同時にエラー情報は外
部記憶に収納される。
次に実行ＭＰＵｌ０が計載機動作を続行できないような
エラーの場合、すなわちソフウルーピングや割込動作の
偶発異常発生では、エラーのタグ信号によシバス上のデ
ータを診断ＭＰＵ１８が収集する。次に実行ＭＰＵｌ０
の動作を、５ＴＯＰ。
エラーの場合、すなわちソフウルーピングや割込動作の
偶発異常発生では、エラーのタグ信号によシバス上のデ
ータを診断ＭＰＵ１８が収集する。次に実行ＭＰＵｌ０
の動作を、５ＴＯＰ。
ＷＡＩＴ （ウオッチドックタイマ）等のエラースティ
タスも診断Ｉ１０ボート１４より出力される診断Ｉ１０
ポート信号より判定する。診断ＭＰＵ１８は最新のエラ
ー情報と実行ＭＰＵｌ０の動作全分析し、オペレータに
知らせるのか、再起動を実行するのかを判断する。再起
動を決定した場合、診断ＭＰ０１８は診断Ｉ１０ポート
２３内の実行ＭＰＵリセット信号を動作させて１診断Ｉ
１０ライン２８を介して実行ＭＰＵｌ０を再起動する。
タスも診断Ｉ１０ボート１４より出力される診断Ｉ１０
ポート信号より判定する。診断ＭＰＵ１８は最新のエラ
ー情報と実行ＭＰＵｌ０の動作全分析し、オペレータに
知らせるのか、再起動を実行するのかを判断する。再起
動を決定した場合、診断ＭＰ０１８は診断Ｉ１０ポート
２３内の実行ＭＰＵリセット信号を動作させて１診断Ｉ
１０ライン２８を介して実行ＭＰＵｌ０を再起動する。
この再起動信号は実行ＭＰ’ＵＩＯがどのような状態で
あっても初期状態となる。
あっても初期状態となる。
診断ＭＰＵ１８のリセット信号により再起動された実行
ＭＰＵｌ０は、再起動が診断ＭＰＵ１８よりのものであ
ることを認識する。そして／ステムバス１７を使用しな
い状態で実行ＭＰ、［Ｊ１０内の自己診断を行う。その
診断が完了したら、次に通信回線２７を用いて、診断１
’ｋｉ Ｐ Ｕ １８と通信を行い、システム異常直前
のデータを入手する。この診断ＭＰＵ１８のデータとメ
インメモリ２６内に残っている。各種のテーブル類から
、異常発生要因の分析、異常部の切はなし等のシステム
再構成を行い、システム処理の連続できる、最も小さな
ブロックの先頭よりシステムスタートする。
ＭＰＵｌ０は、再起動が診断ＭＰＵ１８よりのものであ
ることを認識する。そして／ステムバス１７を使用しな
い状態で実行ＭＰ、［Ｊ１０内の自己診断を行う。その
診断が完了したら、次に通信回線２７を用いて、診断１
’ｋｉ Ｐ Ｕ １８と通信を行い、システム異常直前
のデータを入手する。この診断ＭＰＵ１８のデータとメ
インメモリ２６内に残っている。各種のテーブル類から
、異常発生要因の分析、異常部の切はなし等のシステム
再構成を行い、システム処理の連続できる、最も小さな
ブロックの先頭よりシステムスタートする。
したがって、本実施例によれば、再起動をかける機能を
有しているため高い稼動率を得ることができる。
有しているため高い稼動率を得ることができる。
また、本実施例によれば、エラーデータ収集を行なうた
め、不良原因解析と予防保全を可能にし。
め、不良原因解析と予防保全を可能にし。
システム全体の信頼性を高めることができる。
以上説明したように、本発明によれば、高い稼動率を得
ることができる。
ることができる。
第１図は従来のマイクロコンピュータ制御システム構成
図、第２図は本発明の実施例を示す構成図である。 １０・・・実行ＭＰＵ、１３，２２・・・通信ポート。 １４．２３・・・診断Ｉ１０ポート、１８・・・診断Ｍ
ＰＵ、第 １ 図 Ｃ
図、第２図は本発明の実施例を示す構成図である。 １０・・・実行ＭＰＵ、１３，２２・・・通信ポート。 １４．２３・・・診断Ｉ１０ポート、１８・・・診断Ｍ
ＰＵ、第 １ 図 Ｃ
Claims (1)
- 【特許請求の範囲】 １、 ローカルバスに接続される基本ＢＰＵと、前記ロ
ーカルバスに接続されるローカルメモリと。 前記ローカルバスとシステムバストラ接続スルパスバッ
ファとを備えた実行ＭＰＵを有するマイクロコンピュー
タ制御システムにおいて、上記実行ＭＰ、Ｕに通信ポー
トと、診断Ｉ１０ボートとを設けると共に１診断ＢＰＵ
とローカルメモリとタイマ等の周辺ＬＳＩと通信ポート
と診断Ｉ１０ポートとシステムバス監視回路とを備えた
診断ＭＰＵを前記実行ＭＰＵの診断用に設け、前記実行
■■と診断ＭＰＵの各通信ポート間を通信ラインで接続
し、かつ、それぞれの診断Ｉ１０ボート間を診断Ｉ１０
ラインによって接続したことを特徴とするマイクロコン
ピュータ制御システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56192845A JPS5896352A (ja) | 1981-12-02 | 1981-12-02 | マイクロコンピユ−タ制御システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56192845A JPS5896352A (ja) | 1981-12-02 | 1981-12-02 | マイクロコンピユ−タ制御システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5896352A true JPS5896352A (ja) | 1983-06-08 |
| JPS626265B2 JPS626265B2 (ja) | 1987-02-09 |
Family
ID=16297924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56192845A Granted JPS5896352A (ja) | 1981-12-02 | 1981-12-02 | マイクロコンピユ−タ制御システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5896352A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0512056A (ja) * | 1991-07-02 | 1993-01-22 | Fujitsu Ltd | 情報処理装置の障害箇所診断方式 |
-
1981
- 1981-12-02 JP JP56192845A patent/JPS5896352A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0512056A (ja) * | 1991-07-02 | 1993-01-22 | Fujitsu Ltd | 情報処理装置の障害箇所診断方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS626265B2 (ja) | 1987-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5257269A (en) | Error controller for use in debugging microprocessor | |
| JPS5896352A (ja) | マイクロコンピユ−タ制御システム | |
| JP2998804B2 (ja) | マルチマイクロプロセッサシステム | |
| JPS6113626B2 (ja) | ||
| JPH0582614B2 (ja) | ||
| JPS60195649A (ja) | マイクロプログラム制御型デ−タ処理装置におけるエラ−報告方式 | |
| JPH01310422A (ja) | マイクロコンピュータのリセット回路 | |
| JP3353819B2 (ja) | インテリジェント系ボードとコンソール端末との接続機構および接続方法 | |
| JPS61145617A (ja) | 電源切断回路 | |
| JPS61221850A (ja) | 再初期プログラムロ−デイング方式 | |
| JPH1139032A (ja) | マルチｃｐｕ型集中監視装置 | |
| JPS5840619A (ja) | シ−ケンスコントロ−ラおよびその制御方法 | |
| JPH01124035A (ja) | 出力データ制御装置 | |
| JP2000082052A (ja) | マルチプロセッサシステム及びその診断方法並びにその制御プログラムを記録した記録媒体 | |
| JPH03292540A (ja) | 計算機異常診断装置 | |
| JPS58109942A (ja) | 診断ｍｐｕによる多重マイコン制御システム | |
| JPH0553934A (ja) | バスライン監視方式 | |
| JPS62245342A (ja) | マイクロプロセツサ応用機器の自己診断器 | |
| JPS6111855A (ja) | デ−タ処理装置の機能診断方式 | |
| JPH01189739A (ja) | 情報収集装置 | |
| JP2002196806A (ja) | プログラマブルコントローラ用高機能モジュール | |
| JPH0477910A (ja) | 構成装置切り離し方式 | |
| JPS6318229B2 (ja) | ||
| JPH02144728A (ja) | データ処理装置 | |
| JPH0734296B2 (ja) | ハ−ドデイスクコントロ−ル回路 |