JPH02144728A - データ処理装置 - Google Patents

データ処理装置

Info

Publication number
JPH02144728A
JPH02144728A JP63298133A JP29813388A JPH02144728A JP H02144728 A JPH02144728 A JP H02144728A JP 63298133 A JP63298133 A JP 63298133A JP 29813388 A JP29813388 A JP 29813388A JP H02144728 A JPH02144728 A JP H02144728A
Authority
JP
Japan
Prior art keywords
range
data processing
instruction
predetermined
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63298133A
Other languages
English (en)
Inventor
Masahiko Asada
浅田 正彦
Kazuko Komiyama
小宮山 和子
Toru Kashima
鹿島 徹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP63298133A priority Critical patent/JPH02144728A/ja
Publication of JPH02144728A publication Critical patent/JPH02144728A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータ処理装置さらにはそれを含むシステムに
おけるシステムダウンの防止やシステム動作異常の早期
発見技術に関し、例えばマイクロコンピュータやマイク
ロプロセッサに適用して有効な技術に関するものである
〔従来技術〕
コンピュータなどを含むデータ処理システムでは、シス
テムの不所望な停止や暴走などの状況を作り出さないよ
うにするため、障害の発生時点でこれを検出し、その波
及を最小限に留めることが要求される。例えばソフトウ
ェアのバグやノイズや外部回路の障害などに基づいてコ
ンピュータ動作に異常を生ずる場合、その異常の発生を
早期に検出して対処しないとコンピュータ動作に無限ル
ープや暴走を生じ、さらにはファイル破壊などのような
致命的な誤動作を引き起こしてシステムダウンしてしま
う。従来、無限ループや暴走に対してはデータ処理装置
を利用する側においてウォッチドッグタイマやソフトウ
ェアで対処されていた。
ウォッチドッグタイマを利用する場合、当該ウォッチド
ッグタイマは、正常状態ではソフトウェアを介しである
一定周期毎にカウンタをリセットするようになっており
、そのカウンタのオーバーフローによりプログラムの異
常ループや暴走を検出する。
尚、ウォッチドッグタイマについて記載された文献の例
としては昭和60年12月25日オーム社発行のrマイ
クロコンピュータハンドブック」P2S5がある。
〔発明が解決しようとする課題〕
しかしながら、ウォッチドッグタイマなどを利用してシ
ステム動作の異常を検出する従来技術は、動作サイクル
数の異常によって間接的にシステムの障害発生を検出す
るため、実質的にその障害がシステム動作に広く波及し
て初めてその異常を検出することができ、異常を検出し
た時点には既にシステムは回復不可能なシステムダウン
状態になってしまうことが予想される。また、アプリケ
ーションプログラムなどユーザが作成すべきソフトウェ
アに大きく依存してシステム動作の異常を検出する技術
では、ソフトウェアのオーバーヘッドが増大し、さらに
はプロセッサの負担増大を招き、これにより、システム
動作の異常に対する対策処理が後手になる事態を引き起
こしがちである。
本発明の目的は、それ自体の動作異常やシステム動作の
障害発生をいち早く検出することができるデータ処理装
置を提供することにある。さらに本発明の別の目的はシ
ステムの稼働効率を向上させることができるデータ処理
装置を提供することにある。
本発明の前記並びにそのほかの目的と新規な特徴は本明
細書の記述及び添付図面から明らかになるであろう。
〔課題を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記の通りである。
すなわち、命令の実行制御に用いられる所定の情報を記
憶するための記憶手段における所定領域に設定されるべ
き着目情報が採り得る範囲を任意に指定するための範囲
指定手段と、命令の実行制御動作中に上記着目情報がそ
の範囲指定手段に設定された範囲から逸脱したか否かを
判定して、所定の対策処理を要求するための判定制御手
段とを含めてデータ処理装置を構成する。
システムデバソグなどにおいてシステムダウンhなとの
ような所定の対策処理が要求されるまでの異常状態発生
回数もしくは異常発生に基づくりトライ回数などにも着
目したい場合には、命令実行制御動作中における逸脱回
数を計数し、その計数値が予め設定されている逸脱許容
回数に到達したとき所定の対策処理を要求する制御論理
を判定制御手段に含めるようにすることができる。
〔作 用〕
上記した手段によれば、例えば範囲指定手段にプログラ
ムカウンタやスタックポインタなどが採り得る所定範囲
の上限及び下限アドレスを予め設定しておき、命令の実
行制御動作中にプログラムカウンタやスタックポインタ
などの値が上記範囲指定手段に設定された範囲から逸脱
すると、命令制御手段に所定の対策処理を要求するよう
な例外処理要求や割込み要求などが与えられて、その要
求に応するサービスプログラムの実行が可能とされる。
これにより、動作異常やシステム動作の障害発生がいち
早く検出され、システ11動作上致命的な誤動作を生ず
る前にその障害に対処することを達成するものである。
〔実 施 例〕
第6図には本発明に係るデータ処理装置の一実施例であ
るマイクロプロセッサ1が示される。同図に示されるマ
イクロプロセッサ1は、特に制限されないが、公知の半
導体集積回路製造技術によってシリコン基板のような1
個の半導体基板に形成されている。
本実施例のマイクロプロセッサ1は、特に制限されない
が、命令実行に必要な各種制御手順を決定するための制
御情報が記述されたマイクロプログラムを格納したマイ
クロROM (リート・オンリ・メモリ)2を備える。
このマイクロプロセッサ1のためのマクロ命令は外部か
らバスインタフェース3及び内部バス4を介してインス
トラクションレジスタ5にフェッチされる。このインス
トラクションレジスタ5にフェッチされたマクロ命令に
含まれるオペレーションコードはマイクロアドレスコン
トローラ6を介してマイクロアドレスデコーダ7に与え
られ、これによってデコードされた情報によりそのマク
ロ命令に応する一連のマイクロ命令群に含まれる先頭の
マイクロ命令が上記マイクロROM2から読み出される
。上記マイクロアドレスコントローラ6は、インストラ
クションレジスタ5から供給されるオペレーションコー
ドとマイクロ命令のネクストアドレスフィール1くに含
まれる情報との何れか一方を選択するための図示しない
マルチプレクサを有し、上述のようにして読み出された
先頭のマイクロ命令に続く第2番目以降のマイクロ命令
は、直前に読み出されたマイクロ命令のネクストアドレ
スフィールドの情報が上記マイクロアドレスコンl−ロ
ーラ6に与えられることにより、一連のマイクロ命令が
順次マイクロROM2から読み出される。
このようにしてマイクロROM2から読み出されるマイ
クロ命令はマイクロインストラクションデコーダ8に供
給される。このマイクロインストラクションデコーダ8
は、与えられたマイクロ命令をデコードし、命令の実行
制御に必要な各種制御情報を生成して所定の内部回路に
供給する。
上記内部バス4には、算術論理演算器などを含む演算ユ
ニット1o、次に実行すべきマクロ命令のアドレスを示
すプログラムカウンタ11や退避領域のアドレスを示す
ためのスタックポインタ12さらには汎用レジスタ13
及びコントロールレジスタ14などを含むレジスタアレ
イ15、外部並びに内部からの割込み要求に対する制御
を行う割込み制御回路16、そしてマイクロプロセッサ
1やこれを含むシステムの異常発生を監視し、異常状態
の検出に基づいてその対策処理を要求する障害発生監視
回路17が結合されている。
第1図には上記障害発生監視回路17の一例が示される
。同図に示される例では、上記内部バス4は、第1バス
4A、第2バス4B、及び第3バス4Cにて成る3バス
構成とされる。上記障害発生監視回路17は、特に制限
されないが、内部バス4A〜4Cとの間でデータの受は
渡し可能な上限値設定レジスタ20及び下限値設定レジ
スタ21と、内部バス4Aを介して与えられるデータか
ら内部バス4Bを介して与えられるデータを減算してそ
の結果が「0」又は正である場合にレベル「1」の信号
C0を出力する演算回路22と、内部バス4Aを介して
与えられるデータから内部バス4Cを介して与えられる
データを減算してその結果が「0」又は正である場合に
レベル「1」の信号C工を出力する演算回路23と、上
記信号C0゜C□に対して排他的論理和を採る論理ゲー
ト24と、論理ゲート24の出力信号Zがレベル「1」
とされる回数を計数し、これが予め設定された所定回数
に到達した場合に信号Ziを出力する制御回路25を含
む。
例えば、プログラムカウンタ11に着目する場合、第4
図に示されるようにマイクロプロセッサ1が管理するメ
モリ空間において、プログラムカウンタ11が採り得る
下限値をアドレス$X、上限値をアドレス$yとすると
、下限値設定レジスタ20にはアドレス$Xが設定され
、上限値設定レジスタ21にはアドレス$yが設定され
る。マイクロプロセッサ1が命令の実行制御を行うとき
、プログラムカウンタ11の値は内部バス4Aを通して
双方の演算回路22.23に供給されると共に、一方の
演算回路22には下限アドレス$Xが与えられ、また、
他方の演算回路23には上限アドレス$yが与えられる
。双方の演算回路22゜23の出力信号C8,C工は第
4図に示されるようにプログラムカウンタ11の値が下
限アドレス$Xよりも小さい場合、上限アドレス$yよ
りも大きい場合、そして双方の間にある場合に応じてそ
のレベルが決定される。上記論理ゲート24は、このよ
うにしてレベルが決定される出力信号C6゜C□に基づ
いてプログラムカウンタ11の値が下限アドレス$Xか
ら上限アドレス$yの範囲にあるか否かを判定し、その
範囲内にある場合には信号Zをレベル「1」にし、範囲
外になっている場合、即ち、プログラムカウンタ11の
値が正規の値から逸脱してマイクロプロセッサ1が暴走
し得るような状態になったときに、信号Zがレベル「0
」にされる。障害発生回路17における信号2の生成動
作は、例えば第5図に示されるように命令実行サイクル
で行われる。
この信号Zは、特に制限されないが、内部割込みを要求
する信号として上記割込み制御回路16に与えられる。
割込み制御回路16は、この信号ZがレベルrOJにア
サートされると、ベクタテーブルを参照してマイクロプ
ロセッサ1の動作を当該信号Zに割り当られた例外処理
へ分岐させる。
このときの例外処理の内容はアプリケーションプログラ
ムにて任意に設定されることになり、リセット処理やり
1−ライ処理などとされる。例えばこのときの処理がリ
トライ処理であるとすると、リトライ処理によっても依
然としてプログラムカウンタ11の値が正規の範囲外と
なる場合には、制御回路25はその都度信号Zがレベル
rOJにアサートされる回数を計数し、これが初期設定
回数に到達したとき信号ZiをレベルrOJにアサート
して割込み制御回路16に与える。これにより割込み制
御回路16は、ベクタテーブルを参照してマイクロプロ
セッサ1の動作を当該信号Ziに割り当られた例外処理
へ分岐させる。このときの例外処理の内容はアプリケー
ションプログラムにて任意に設定されることになり1例
えば所定のリセット処理などとされる。
障害発生監視回路17による監視内容はプログラムカウ
ンタ11の値に限定されず、スタックポインタ12の値
や、スーパバイザ状態でのみアクセスが許容されるよう
なニュークリアス部分に対するユーザ状態でのアクセス
や不正アクセスに対する監視などにも利用され、また、
第1図に示されるような障害発生監視回路17の回路構
成を複数設けておくこともできる。
このような障害発生監視回路17に対する動作は、初期
設定のための監視用マクロ命令と、マイクロ命令に含ま
れる監視処理制御フィールドとによって専ら制御される
第2図には上記監視用マクロ命令30の命令フォーマッ
トの一例か示される。この監視用マクロ命令30は、下
限値設定レジスタ20及び上限値設定レジスタ21への
初期設定と、プログラムカウンタ11など監視対象とす
べきレジスタを特定するための情報をコントロールレジ
スタ14に初期設定するためのオペレーションコード3
0A、並びにそれらのための初期設定値を示すオペラン
ド30Bから成る。
第3図にはマイクロ命令フォーマントの一例が示される
。このマイクロ命令31は、命令ブリフェッチのための
制御フィールド31A、演算用制御フィールド31B、
データフェッチ用制御フィールド31C、マイクロ命令
のネクストアトレフイールド31D、及び監視処理制御
フィールド31Eなどを含む。監視処理制御フィールド
31Eに含まれる制御情報は、監視用マクロ命令3oに
よって初期設定された上限値レジスタ21及び下限値レ
ジスタ20の設定値と、コントロールレジスタ14に設
定されたアドレスのレジスタが持つ値とを、第5図に示
されるようなタイミングで出力させ、これに基づいて障
害発生監視回路17における監視動作を実行させる。
上記実施例によれば以下の作用効果を得るものである。
(1)外来ノイズやシステムの障害などにより、プログ
ラムカウンタ11やスタックポインタ12などが本来採
るへきでない値を採ると、障害発生監視回路17はその
異常状態を命令実行サイクル中の所定ステートで検出し
、これに基づいて割込み制御回路16にその障害に対す
る対策処理を要求するから、その障害によりマイクロプ
ロセッサ1が暴走したりしてファイル破壊など回復不可
能なシステムダウン状態になってしまうことを防止する
ことができる。
(2)このようにマイクロプロセッサ1自体の動作異常
やシステム動作の障害発生を、プログラムカウンタ11
の値など着目情報の変化に基づいて直接検出して、いち
早く対策処理を要求するから、システムの信頼性を向上
させることができると共に、システムの稼働効率を著し
く向上させることができる。
(3)システムデバッグに際して障害発生監視回路17
に着目すると、監視対象情報などは任意に設定可能であ
り、また、設定した着目情報と発生した障害との因果関
係が明確になるため、システムデバッグもしくはシステ
ム開発の効率を向上させることができる。また、制御回
路25における信号Zのアサート許容回数の設定値をプ
ログラマブルに変更することにより、所定の対策処理が
要求されるまでの異常状態発生回数もしくは異常発生に
基づくりトライ回数などにも着目したシステムデバッグ
が可能になる。
以上本発明者によってなされた発明を実施例に基づいて
具体的に説明したが、本発明はそれに限定されるもので
はなく、その要旨を逸脱しない範囲において種々変更す
ることができる。
例えば上記実施例では、着目情報が採り得る範囲を任意
に指定するための範囲指定手段の一例として上限値設定
レジスタ21及び下限値設定レジスタ22を専用レジス
タとして設けたが、汎用レジスタやコントロールレジス
タの一部を利用するようにしてもよい。
命令の実行制御動作中に着目情報がその範囲指定手段に
設定された範囲から逸脱したか否かを判定するための判
定手段は第1図に示される演算回路22.23に限定さ
れず、また、判定手段の判定結果に基づいて対策処理を
要求するための要求手段は排他的論理和ゲート24に限
定されるものではなく、判定のための論理に応じて種々
の論理構成を採用することができる。また、制御回路2
5は特別に設けなくてもよく、その他のカウンタ用レジ
スタに代替させることもできる。但しその場合に信号Z
のような信号に応するデータを内部バスを介して当該カ
ウンタ用レジスタに与えるには、そのためのバスサイク
ル分だけ命令実行サイクルが長くなる。
また、障害発生監視回路における監視動作は命令実行サ
イクルの最後で行うことに限定されずどのようなタイミ
ングで行ってもよい。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるマイクロプロセッサ
に適用した場合について説明したが、本発明はそれに限
定されず、マイクロコンピュータや中小型コンピュータ
用プロセッサ、さらにはディジタル信号処理プロセッサ
やコプロセッサなどホストプロセッサからコマンドを受
けて動作するような専用プロセッサなど、各種データ処
理装置に広く適用することができる。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記の通りである。
すなわち、プログラムカウンタやスタックポインタなど
システムの動作異常と密接に関係する回路モジュールの
採り得る値を直接監視してシステムの安全確認を行う機
能をデータ処理装置自体が備えるから、動作異常やシス
テム動作の障害発生をいち早く検出し、システム動作上
致命的な誤動作を生ずる前にその障害に対処することが
できるという効果がある。
これにより、データ処理装置が暴走してシステムダウン
状態となることを防止することができるから、システム
の信頼性を向上させることができると共に、システムの
稼働効率を著しく向上させることができるという効果が
ある。
そして、システムデバッグに際してその安全確認機能も
しくは障害発生監視機能に着目すると、監視対象情報な
どは任意に設定可能であり、また、設定した着目情報と
発生した障害との因果関係が明確になるため、システム
デバッグもしくはシステム開発の効率を向上させること
ができるという効果がある。
【図面の簡単な説明】
第1図は障害発生監視回路の一例を示すブロック図、 第2図は監視用マクロ命令のフォーマット説明図、 第3図は監視処理制御フィールドを含むマイクロ命令の
フォーマツ1〜説明図、 第4図は障害発生監視回路において着目情報が所定の許
容範囲から逸脱したか否かを判定するための論理説明図
、 第5図は障害発生監視回路における監視動作のタイミン
グ例を示すタイミングチャート、第6図は本発明に係る
データ処理装置の一実施例であるマイクロプロセッサの
ブロック図である。 1・・・マイクロプロセッサ、2・・・マイクロROM
、11・・プログラムカウンタ、12・・・スタックポ
インタ、14・・コントロールレジスタ、16・・・割
込み制御回路、17・・・障害発生監視回路、4A〜4
C・・内部バス、20・・下限値設定レジスタ、21・
・上限値設定レジスタ、22.23・・演算回路、24
・・・論理ゲート、25・・制御回路、第2図には工記
監視用マクロ命令30の命令フォーマツ1〜の一例が示
される、30・・・監視用マクロ命令、3トマイクロ命
令31゜ 第  1  図 第  6 図 / 4因言狐ハ・′ス

Claims (1)

  1. 【特許請求の範囲】 1、命令を実行するための命令制御手段及び実行手段と
    、命令の実行制御に用いられる所定の情報を記憶するた
    めの記憶手段とを備えたデータ処理装置であって、上記
    記憶手段の所定領域に設定されるべき着目情報が採り得
    る範囲を任意に指定するための範囲指定手段と、命令の
    実行制御動作中に上記着目情報がその範囲指定手段に設
    定された範囲から逸脱したか否かを判定して上記命令制
    御手段に所定の対策処理を要求するための判定制御手段
    とを備えて成るデータ処理装置。 2、上記範囲指定手段に設定された範囲から着目情報が
    逸脱する許容回数が初期設定され、命令の実行制御動作
    中における逸脱回数を計数すると共に、その計数値が設
    定許容回数に達したとき所定の対策処理を要求する制御
    論理を上記判定制御手段に含めて成る請求項1記載のデ
    ータ処理装置。 3、上記命令制御手段はマイクロプログラムを有し、こ
    のマイクロプログラムに含まれるマイクロ命令は、上記
    着目情報が上記範囲指定手段に設定された範囲から逸脱
    したか否かを判定して所定の対策処理を要求させるため
    の監視処理制御フィールドを有するものである請求項1
    又は2記載のデータ処理装置。
JP63298133A 1988-11-28 1988-11-28 データ処理装置 Pending JPH02144728A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63298133A JPH02144728A (ja) 1988-11-28 1988-11-28 データ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63298133A JPH02144728A (ja) 1988-11-28 1988-11-28 データ処理装置

Publications (1)

Publication Number Publication Date
JPH02144728A true JPH02144728A (ja) 1990-06-04

Family

ID=17855612

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63298133A Pending JPH02144728A (ja) 1988-11-28 1988-11-28 データ処理装置

Country Status (1)

Country Link
JP (1) JPH02144728A (ja)

Similar Documents

Publication Publication Date Title
EP0461792B1 (en) Master/slave checking system
US5987585A (en) One-chip microprocessor with error detection on the chip
US4096564A (en) Data processing system with interrupt functions
JP4893427B2 (ja) マイクロコンピュータシステム
WO2022239331A1 (ja) 電子制御装置及び異常判定方法
US6968410B2 (en) Multi-threaded processing of system management interrupts
US8255769B2 (en) Control apparatus and control method
JPH02156357A (ja) プログラム破壊防止方法
EP0113982B1 (en) A data processing system
JPS6158054A (ja) プログラムの暴走検出方式
JPS6118045A (ja) プログラムの暴走検出方式
JPH0287239A (ja) マイクロプログラム処理装置
JPH0149975B2 (ja)
JPS59201110A (ja) プログラマブルコントロ−ラ
JPH01189739A (ja) 情報収集装置
JP2654105B2 (ja) マイクロプロセッサ
JPH0319574B2 (ja)
JPH03269759A (ja) マルチプロセッサ制御方式
JPH07152594A (ja) 制御プロセッサのリトライ制御方式
JPS6072040A (ja) プログラムの実行時間監視方式
JPH01124035A (ja) 出力データ制御装置
JPS60205633A (ja) 計算機システム
JPS63310028A (ja) Cpu制御装置
JPS6298435A (ja) コンピユ−タの異常検出方法
JPS62274455A (ja) マルチプロセツサシステム