JPH0512056A - 情報処理装置の障害箇所診断方式 - Google Patents
情報処理装置の障害箇所診断方式Info
- Publication number
- JPH0512056A JPH0512056A JP3161219A JP16121991A JPH0512056A JP H0512056 A JPH0512056 A JP H0512056A JP 3161219 A JP3161219 A JP 3161219A JP 16121991 A JP16121991 A JP 16121991A JP H0512056 A JPH0512056 A JP H0512056A
- Authority
- JP
- Japan
- Prior art keywords
- error
- test
- error information
- information
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】 本発明は情報処理装置の障害箇所診断方式に
関し、マクロテスト時に発生したエラー情報を格納し、
マイクロテスト実行時に、格納された情報をもとに重点
的にエラー発生制御部にテストを実行するよう改良した
情報処理装置の障害箇所診断方式を提供することを目的
とする。 【構成】 情報処理システム全体の制御を行うプロセッ
サと入出力装置を制御する複数の制御部を備えた情報処
理装置において、前記制御部のテストを実行中にエラー
が発生したとき、エラーが発生した制御部に関するエラ
ー情報を作成するエラー情報作成手段１と、作成された
前記エラー情報を格納するエラー情報格納手段２と、シ
ステムを再起動させる再起動手段３と、情報処理装置の
再起動時におけるマイクロテスト実行時に、前記エラー
情報格納手段２に格納されているエラー情報をもとにエ
ラー発生制御部に対するテストを重点的に行うマイクロ
テスト実行手段４と、を備える。
関し、マクロテスト時に発生したエラー情報を格納し、
マイクロテスト実行時に、格納された情報をもとに重点
的にエラー発生制御部にテストを実行するよう改良した
情報処理装置の障害箇所診断方式を提供することを目的
とする。 【構成】 情報処理システム全体の制御を行うプロセッ
サと入出力装置を制御する複数の制御部を備えた情報処
理装置において、前記制御部のテストを実行中にエラー
が発生したとき、エラーが発生した制御部に関するエラ
ー情報を作成するエラー情報作成手段１と、作成された
前記エラー情報を格納するエラー情報格納手段２と、シ
ステムを再起動させる再起動手段３と、情報処理装置の
再起動時におけるマイクロテスト実行時に、前記エラー
情報格納手段２に格納されているエラー情報をもとにエ
ラー発生制御部に対するテストを重点的に行うマイクロ
テスト実行手段４と、を備える。
Description
【０００１】
【産業上の利用分野】本発明は情報処理装置の障害箇所
診断方式に関する。
診断方式に関する。
【０００２】
【従来の技術】情報処理装置の診断時には、電源投入
後、システムの初期診断処理が行なわれ、次に、各種構
成装置に関するマイクロテストが実行され、その後テス
トプログラムのローディングが行なわれて各入出力制御
部毎にマクロ的なテストが実行されている。
後、システムの初期診断処理が行なわれ、次に、各種構
成装置に関するマイクロテストが実行され、その後テス
トプログラムのローディングが行なわれて各入出力制御
部毎にマクロ的なテストが実行されている。
【０００３】この各入出力制御部毎に実行されるマクロ
的なテスト中にエラーが発生した場合は、人間が該エラ
ー情報を解析し、被擬箇所と思われる制御部に対して、
マイクロ的なテストを実行してエラー箇所の追求を行っ
ていた。
的なテスト中にエラーが発生した場合は、人間が該エラ
ー情報を解析し、被擬箇所と思われる制御部に対して、
マイクロ的なテストを実行してエラー箇所の追求を行っ
ていた。
【０００４】
【発明が解決しようとする課題】上述したように、従来
は各入出力制御部に対するマクロテスト実行中にエラー
が発生した場合、人間が該エラー情報を解析し、被擬箇
所と思われる制御部に対してマイクロ的なテストを実行
してエラー箇所の追求を行っていた。
は各入出力制御部に対するマクロテスト実行中にエラー
が発生した場合、人間が該エラー情報を解析し、被擬箇
所と思われる制御部に対してマイクロ的なテストを実行
してエラー箇所の追求を行っていた。
【０００５】このため、人間による該エラー情報の解析
およびマイクロテストの実行を行なわせていたため、エ
ラー情報の解析誤りおよびマイクロテスト実行誤り指令
が有り、エラー箇所の追求に長時間を要していた。本発
明はエラー情報を自動的に作成して格納し、マクロテス
ト段階で格納したエラー情報をもとに重点的にエラー発
生制御部にテストを実行するように改良した情報処理装
置の障害箇所診断方式を提供することを目的とする。
およびマイクロテストの実行を行なわせていたため、エ
ラー情報の解析誤りおよびマイクロテスト実行誤り指令
が有り、エラー箇所の追求に長時間を要していた。本発
明はエラー情報を自動的に作成して格納し、マクロテス
ト段階で格納したエラー情報をもとに重点的にエラー発
生制御部にテストを実行するように改良した情報処理装
置の障害箇所診断方式を提供することを目的とする。
【０００６】
【課題を解決するための手段】前述の課題を解決するた
めに、本発明が採用した手段を図１を参照して説明す
る。図１は本発明の原理図である。情報処理システム全
体の制御を行うプロセッサと入出力装置を制御する複数
の制御部を備えた情報処理装置において、前記制御部
のテストを実行中にエラーが発生したとき、エラーが発
生した制御部に関するエラー情報を作成するエラー情報
作成手段１と、前記エラー情報作成手段１によって作
成されたエラー情報を格納するエラー情報格納手段２
と、前記エラー格納手段２にエラー情報の格納後、シ
ステムの再起動を開始させる再起動手段３と、前記再
起動手段３によってシステムが再起動され、システムテ
スト実行時に、前記エラー情報格納手段２に格納されて
いるエラー情報を解析し、エラー発生制御部に対するテ
ストを重点的に行うマイクロテスト実行手段４と、を備
える。
めに、本発明が採用した手段を図１を参照して説明す
る。図１は本発明の原理図である。情報処理システム全
体の制御を行うプロセッサと入出力装置を制御する複数
の制御部を備えた情報処理装置において、前記制御部
のテストを実行中にエラーが発生したとき、エラーが発
生した制御部に関するエラー情報を作成するエラー情報
作成手段１と、前記エラー情報作成手段１によって作
成されたエラー情報を格納するエラー情報格納手段２
と、前記エラー格納手段２にエラー情報の格納後、シ
ステムの再起動を開始させる再起動手段３と、前記再
起動手段３によってシステムが再起動され、システムテ
スト実行時に、前記エラー情報格納手段２に格納されて
いるエラー情報を解析し、エラー発生制御部に対するテ
ストを重点的に行うマイクロテスト実行手段４と、を備
える。
【０００７】
【作用】情報作成手段１では、情報処理装置の制御部の
テストを実行中にエラーが発生したとき、エラーが発生
した制御部に関するエラー情報を作成する。エラー情報
格納手段２では、前記エラー情報作成手段１によって作
成されたエラー情報を格納する。
テストを実行中にエラーが発生したとき、エラーが発生
した制御部に関するエラー情報を作成する。エラー情報
格納手段２では、前記エラー情報作成手段１によって作
成されたエラー情報を格納する。
【０００８】再起動手段３では、前記エラー情報格納手
段２にエラー情報を格納した後、システムの再起動を開
始させる。マイクロテスト実行手段４では、前記再起動
手段３によってシステムが再起動され、システムテスト
実行時に、前記エラー情報格納手段２に格納されている
エラー情報を読出してエラー発生制御部に対するテスト
を重点的に行なう。
段２にエラー情報を格納した後、システムの再起動を開
始させる。マイクロテスト実行手段４では、前記再起動
手段３によってシステムが再起動され、システムテスト
実行時に、前記エラー情報格納手段２に格納されている
エラー情報を読出してエラー発生制御部に対するテスト
を重点的に行なう。
【０００９】以上のように、エラーの発生した制御部に
対するエラー情報を格納し、情報処理装置の再起動時の
マイクロテスト実行時に、格納されたエラー情報を読出
し、エラーの発生した制御部に対するテストを重点的に
行なうようにしたので、人手を介さず自動的に障害箇所
の診断を行なうことができる。
対するエラー情報を格納し、情報処理装置の再起動時の
マイクロテスト実行時に、格納されたエラー情報を読出
し、エラーの発生した制御部に対するテストを重点的に
行なうようにしたので、人手を介さず自動的に障害箇所
の診断を行なうことができる。
【００１０】
【実施例】本発明の一実施例を図２および３を参照して
説明する。図２は本発明の一実施例の構成図、図３は同
実施例の動作フローチャートである。なお、エラー情報
格納手段３のエラー情報を格納する図示しないメモリ
は、電源切断に対しても格納されている情報が消えない
不揮発性メモリでできている。
説明する。図２は本発明の一実施例の構成図、図３は同
実施例の動作フローチャートである。なお、エラー情報
格納手段３のエラー情報を格納する図示しないメモリ
は、電源切断に対しても格納されている情報が消えない
不揮発性メモリでできている。
【００１１】［実施例の構成］図２において、エラー情
報作成手段１、エラー情報格納手段２、再起動手段３お
よびマイクロテスト実行手段４については図１で説明し
たとおりである。５はフロッピ制御であり、システムに
接続されるフロッピディスクの制御を行なう。
報作成手段１、エラー情報格納手段２、再起動手段３お
よびマイクロテスト実行手段４については図１で説明し
たとおりである。５はフロッピ制御であり、システムに
接続されるフロッピディスクの制御を行なう。
【００１２】６はディスク制御部であり、システムに接
続される磁気ディスクの制御を行なう。７はＩ／Ｏであ
り、システムに入出力される情報の制御を行なう。８は
システムストレージであり、システムで処理するデータ
などが格納される。
続される磁気ディスクの制御を行なう。７はＩ／Ｏであ
り、システムに入出力される情報の制御を行なう。８は
システムストレージであり、システムで処理するデータ
などが格納される。
【００１３】９はマクロテスト実行部であり、前記フロ
ッピ制御部５、ディスク制御部６、Ｉ／Ｏ７、システム
ストレージ８などの制御部に対するマクロテストの実行
を行なう。１０はマイクロプログラム起動部であり、シ
ステム起動時に、システムの初期処理およびテスト、マ
イクロプログラムのローディング、ＯＳのローディング
など、システム起動処理が実行される。
ッピ制御部５、ディスク制御部６、Ｉ／Ｏ７、システム
ストレージ８などの制御部に対するマクロテストの実行
を行なう。１０はマイクロプログラム起動部であり、シ
ステム起動時に、システムの初期処理およびテスト、マ
イクロプログラムのローディング、ＯＳのローディング
など、システム起動処理が実行される。
【００１４】１１はシステム処理ユニット（ＳＰＵ）で
あり、情報処理装置の処理が実行される。 ［実施例の動作］図３において、処理Ｓ１０は情報処理
装置が起動され、マイクロプログラム起動部１０が起動
し、マイクロテスト実行手段３によるシステムに対する
マイクロテストが完了し、続いて各制御部に対するマク
ロテストがマクロテスト実行部９によって実行されてい
る状態である。
あり、情報処理装置の処理が実行される。 ［実施例の動作］図３において、処理Ｓ１０は情報処理
装置が起動され、マイクロプログラム起動部１０が起動
し、マイクロテスト実行手段３によるシステムに対する
マイクロテストが完了し、続いて各制御部に対するマク
ロテストがマクロテスト実行部９によって実行されてい
る状態である。
【００１５】処理Ｓ１１ 処理Ｓ１０でマクロテスト実
行中にエラーが発生するとエラー情報作成手段１に通知
する。処理Ｓ１２ エラー情報作成手段１ではエラーの
発生した制御部番号、エラー発生テスト項目等のエラー
情報を作成する。
行中にエラーが発生するとエラー情報作成手段１に通知
する。処理Ｓ１２ エラー情報作成手段１ではエラーの
発生した制御部番号、エラー発生テスト項目等のエラー
情報を作成する。
【００１６】処理Ｓ１３ 処理Ｓ１２で作成されたエラ
ー情報を不揮発性メモリのエラー情報格納手段２に格納
する。処理Ｓ１４ エラー情報がエラー情報格納手段２
に格納されると、再起動手段３はマイクロプログラム起
動部１０に対して再起動命令を発行する。
ー情報を不揮発性メモリのエラー情報格納手段２に格納
する。処理Ｓ１４ エラー情報がエラー情報格納手段２
に格納されると、再起動手段３はマイクロプログラム起
動部１０に対して再起動命令を発行する。
【００１７】処理Ｓ１５ マイクロプログラム起動部１
０では再起動命令を受けると、システムの再起動を開始
し、システムの初期処理およびテスト、マイクロプログ
ラムのローディングなどの一連システム起動処理を実行
する。処理Ｓ１６マイクロプログラムのローディングが
完了するとシステムに対するマイクロテストがマイクロ
テスト実行手段４によって開始される。
０では再起動命令を受けると、システムの再起動を開始
し、システムの初期処理およびテスト、マイクロプログ
ラムのローディングなどの一連システム起動処理を実行
する。処理Ｓ１６マイクロプログラムのローディングが
完了するとシステムに対するマイクロテストがマイクロ
テスト実行手段４によって開始される。
【００１８】処理Ｓ１７ マイクロテスト実行手段４で
は、エラー情報格納手段２に格納されているエラー情報
をリードする。処理Ｓ１８ マイクロテスト実行手段４
ではリードしたエラー情報を解析し、エラーの発生した
制御部に対するマイクロテストを重点的に実行する。
は、エラー情報格納手段２に格納されているエラー情報
をリードする。処理Ｓ１８ マイクロテスト実行手段４
ではリードしたエラー情報を解析し、エラーの発生した
制御部に対するマイクロテストを重点的に実行する。
【００１９】処理Ｓ１９ マイクロテスト実行手段４で
は処理Ｓ１８で重点的に実行したテスト結果の詳細情報
を図示しないメモリ等に格納して処理を終了する。以
上、本発明の一実施例について説明したが、本発明はこ
の実施例に限定されるものではなく、その発明の主旨に
従った各種変形が可能である。
は処理Ｓ１８で重点的に実行したテスト結果の詳細情報
を図示しないメモリ等に格納して処理を終了する。以
上、本発明の一実施例について説明したが、本発明はこ
の実施例に限定されるものではなく、その発明の主旨に
従った各種変形が可能である。
【００２０】
【発明の効果】以上説明したように、本発明によれば次
の効果が得られる。エラーの発生した制御部に対するエ
ラー情報を格納し、情報処理装置の再起動時のマイクロ
テスト実行時に、格納されたエラー情報を読出し、エラ
ーの発生した制御部に対するテストを重点的に行なうよ
うにしたので、人手を介さず自動的に障害箇所の診断を
行なうことができる。
の効果が得られる。エラーの発生した制御部に対するエ
ラー情報を格納し、情報処理装置の再起動時のマイクロ
テスト実行時に、格納されたエラー情報を読出し、エラ
ーの発生した制御部に対するテストを重点的に行なうよ
うにしたので、人手を介さず自動的に障害箇所の診断を
行なうことができる。
【図１】本発明の原理図である。
【図２】本発明の一実施例の構成図である。
【図３】同実施例の動作フローチャートである。
１ エラー情報作成手段 ２ エラー情報格納手段 ３ 再起動手段 ４ マイクロテスト実行手段 ５ フロッピ制御部 ６ ディスク制御部 ７ Ｉ／Ｏ ８ システムストレージ ９ マイクロテスト実行部 １０ マイクロプログラム起動部 １１ システム処理ユニット（ＳＰＵ）
Claims (1)
- 【特許請求の範囲】 【請求項１】 情報処理システム全体の制御を行うプロ
セッサと入出力装置を制御する複数の制御部を備えた情
報処理装置において、 前記制御部のテストを実行中にエラーが発生したと
き、エラーが発生した制御部に関するエラー情報を作成
するエラー情報作成手段１と、 前記エラー情報作成手段１によって作成されたエラー
情報を格納するエラー情報格納手段２と、 前記エラー格納手段２にエラー情報の格納後、システ
ムの再起動を開始させる再起動手段３と、 前記再起動手段３によってシステムが再起動され、シ
ステムテスト実行時に、前記エラー情報格納手段２に格
納されているエラー情報を解析し、エラー発生制御部に
対するテストを重点的に行うマイクロテスト実行手段４
と、 を備えたことを特徴とする情報処理装置の障害箇所診断
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3161219A JP2813252B2 (ja) | 1991-07-02 | 1991-07-02 | 情報処理装置の障害箇所診断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3161219A JP2813252B2 (ja) | 1991-07-02 | 1991-07-02 | 情報処理装置の障害箇所診断方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0512056A true JPH0512056A (ja) | 1993-01-22 |
| JP2813252B2 JP2813252B2 (ja) | 1998-10-22 |
Family
ID=15730888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3161219A Expired - Fee Related JP2813252B2 (ja) | 1991-07-02 | 1991-07-02 | 情報処理装置の障害箇所診断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2813252B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5896352A (ja) * | 1981-12-02 | 1983-06-08 | Hitachi Ltd | マイクロコンピユ−タ制御システム |
| JPS62231359A (ja) * | 1986-03-31 | 1987-10-09 | Nec Corp | 入出力装置試験方式 |
| JPH03127233A (ja) * | 1989-10-13 | 1991-05-30 | Nec Corp | 計算機システムのパトロール診断装置 |
-
1991
- 1991-07-02 JP JP3161219A patent/JP2813252B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5896352A (ja) * | 1981-12-02 | 1983-06-08 | Hitachi Ltd | マイクロコンピユ−タ制御システム |
| JPS62231359A (ja) * | 1986-03-31 | 1987-10-09 | Nec Corp | 入出力装置試験方式 |
| JPH03127233A (ja) * | 1989-10-13 | 1991-05-30 | Nec Corp | 計算機システムのパトロール診断装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2813252B2 (ja) | 1998-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2813252B2 (ja) | 情報処理装置の障害箇所診断方式 | |
| US5655072A (en) | Method and apparatus for testing a sytem component with test checkpointing | |
| JPH04352245A (ja) | シュミレ−ション方式 | |
| JP3264966B2 (ja) | コンピュータシステムの立ち上げ制御方式 | |
| JPH10289129A (ja) | デバック用タスクスケジューラ | |
| JP2998793B2 (ja) | 情報処理装置の試験方式 | |
| JP2849780B2 (ja) | 計算機システム | |
| JPH05143395A (ja) | 診断プログラム実行方式およびそれに使用されるログ情報表示方式 | |
| JPS62226216A (ja) | システム立上げ方式 | |
| JPH08153025A (ja) | Ｗｓメモリダンプ出力・ｗｓ再立上げ方式 | |
| JP3263987B2 (ja) | 自動ｉｐｌの初期設定処理方法 | |
| JP2673850B2 (ja) | マイクロテストプログラムを実行する計算機 | |
| JPH06161768A (ja) | プログラム実行制御装置 | |
| JPH04181321A (ja) | マイクロプログラムロード方式 | |
| JP3126473B2 (ja) | コンピュータシステムの立ち上げ方法 | |
| JP2865544B2 (ja) | 診断対象装置指定方法および診断処理装置 | |
| JPH0540708A (ja) | 入出力処理装置の試験診断方式 | |
| JPH09218829A (ja) | 外部記憶装置用書き込み試験方法及びそれを適用した情報処理システム | |
| JPH0325628A (ja) | 自動診断方式 | |
| JPH07105045A (ja) | 情報処理装置機能試験プログラムのデバッグ方式 | |
| JPH0635813A (ja) | 電子計算機の診断方法 | |
| JPH06230843A (ja) | ハードウェア立ち上げ方式 | |
| JPH06332744A (ja) | 情報処理装置の試験方法 | |
| JPH081607B2 (ja) | 情報処理システムにおける擬似障害発生方式 | |
| JPH0525531U (ja) | パーソナルコンピユータにおける実行処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980714 |
|
| LAPS | Cancellation because of no payment of annual fees |