JPS5897178A - 楽器自動演奏装置 - Google Patents
楽器自動演奏装置Info
- Publication number
- JPS5897178A JPS5897178A JP56194808A JP19480881A JPS5897178A JP S5897178 A JPS5897178 A JP S5897178A JP 56194808 A JP56194808 A JP 56194808A JP 19480881 A JP19480881 A JP 19480881A JP S5897178 A JPS5897178 A JP S5897178A
- Authority
- JP
- Japan
- Prior art keywords
- key
- circuit
- data
- solenoid
- solenoid drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000005259 measurement Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10F—AUTOMATIC MUSICAL INSTRUMENTS
- G10F1/00—Automatic musical instruments
- G10F1/02—Pianofortes with keyboard
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Acoustics & Sound (AREA)
- Multimedia (AREA)
- Electrophonic Musical Instruments (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明け、例えばピアノ自動演奏装置等、楽器を自動
的に演奏する楽器自動演奏装置に関する。
的に演奏する楽器自動演奏装置に関する。
従来のピアノ自動演奏装置として、予めカセットテープ
に演奏データを記録させておき、この演奏データを読出
してピアノを自動的に演奏する装置が知られている。第
１図は、この種のピアノ自動演奏装置におけるカセット
テープのデータ記録状態を示す図であり、この図におい
て領域Ｒｓには同期信号８ＹＯが記録され、領域Ｒｚに
は高音域の各キー（鍵）のオン／オフ状態が“１”／″
′θ″の信号で記録され、領域ＲＩ Ｋは高音域の音量
データが記録され、領域Ｒ４には低音域の各キーのオン
／オフ状態が記録され、また、領域Ｒ１には低音域の音
量データが記録されている。そして、このカセットテー
プに記録された各データはシリアルデータとして読出さ
れ、一旦ラッチ回路にラッチされ、このラッチされたデ
ータに基づいてキー（鍵）が駆動される。
に演奏データを記録させておき、この演奏データを読出
してピアノを自動的に演奏する装置が知られている。第
１図は、この種のピアノ自動演奏装置におけるカセット
テープのデータ記録状態を示す図であり、この図におい
て領域Ｒｓには同期信号８ＹＯが記録され、領域Ｒｚに
は高音域の各キー（鍵）のオン／オフ状態が“１”／″
′θ″の信号で記録され、領域ＲＩ Ｋは高音域の音量
データが記録され、領域Ｒ４には低音域の各キーのオン
／オフ状態が記録され、また、領域Ｒ１には低音域の音
量データが記録されている。そして、このカセットテー
プに記録された各データはシリアルデータとして読出さ
れ、一旦ラッチ回路にラッチされ、このラッチされたデ
ータに基づいてキー（鍵）が駆動される。
ところで、このような従来のピアノ自動演奏装置にあっ
ては、各データがビットシリアルに記録されているため
、各キー毎に打鍵強度を指定することができないという
欠点がある。すなわち、告キー毎に打鍵強度を指定する
には、領域ＲｓあるいはＲ４の各１１″、″′Ｏ″の信
号の各々に打鍵強度データ（例えば、５ビツト〜７ビツ
ト）を付加すればよいが、このようにすると、領域Ｒｓ
ｆたけＲｍの長さが膨大になり、実際上は不可能である
。
ては、各データがビットシリアルに記録されているため
、各キー毎に打鍵強度を指定することができないという
欠点がある。すなわち、告キー毎に打鍵強度を指定する
には、領域ＲｓあるいはＲ４の各１１″、″′Ｏ″の信
号の各々に打鍵強度データ（例えば、５ビツト〜７ビツ
ト）を付加すればよいが、このようにすると、領域Ｒｓ
ｆたけＲｍの長さが膨大になり、実際上は不可能である
。
この発明はこのような事情に鑑みてなされたもので、各
キーの打鍵強度を★−毎に指定することができる楽器自
動演奏装置を提供することを目的としている。
キーの打鍵強度を★−毎に指定することができる楽器自
動演奏装置を提供することを目的としている。
以下、図面を参照しこの発明の一寅施例について説明す
る。
る。
第２図は、この発明によるピアノ自動演奏装置の構成を
示すブロック図である。この図において符号ｌは各キー
に各々近接して設けられたキー駆動用のソレノイドで７
ｂす、この図に示す回路は、これらのソレノイドｌを記
憶部２に記憶されている演奏データに基づいて駆動し、
ピアノを自動的に演奏するものである。
示すブロック図である。この図において符号ｌは各キー
に各々近接して設けられたキー駆動用のソレノイドで７
ｂす、この図に示す回路は、これらのソレノイドｌを記
憶部２に記憶されている演奏データに基づいて駆動し、
ピアノを自動的に演奏するものである。
すなわち、この図において、符号３けキーを指定するた
めのキーアドレス８ＡＤおよびソレノイド１を駆動する
ためのソレノイド駆動データ８ＫＤを楽曲の進行順に順
次出力するデータ出力回路であり、記憶部２、操作部４
および制御回路５から構成されている。記憶部２は予め
各ソレノイド１を駆動するための演奏データが楽曲の進
行順に記憶されているメモリである。ここで、記憶部２
に記憶されている演奏データについて説明する。まず、
キーオンを指定する演奏データｇ Ｄ −１ｉ、第３図
（イ）に示すように、オン／オフ識別コード″′１”と
、キーフードＫＯと、打鍵強度データＳＤと、時間デー
タＴＤとから構成される。この場合、打鍵飄７データ８
Ｄはキーの打鍵強度、すなわち、ソレノイド１のプラン
ジャの駆動速度に対応するデータであり、また、時間デ
ータＴＤｌｊキーを駆動すべき時刻に関するデータであ
る。一方、キーオフを指定する演奏データｌＣＤ−２は
、第３図（ロ）に示すように、オン／オフ識別コード０
”と、キーコードＫＯと、時間データＴＤとから構成さ
れる。そして、記憶部２には、これらの演奏データｇＤ
が順次演奏順に記憶されている。
めのキーアドレス８ＡＤおよびソレノイド１を駆動する
ためのソレノイド駆動データ８ＫＤを楽曲の進行順に順
次出力するデータ出力回路であり、記憶部２、操作部４
および制御回路５から構成されている。記憶部２は予め
各ソレノイド１を駆動するための演奏データが楽曲の進
行順に記憶されているメモリである。ここで、記憶部２
に記憶されている演奏データについて説明する。まず、
キーオンを指定する演奏データｇ Ｄ −１ｉ、第３図
（イ）に示すように、オン／オフ識別コード″′１”と
、キーフードＫＯと、打鍵強度データＳＤと、時間デー
タＴＤとから構成される。この場合、打鍵飄７データ８
Ｄはキーの打鍵強度、すなわち、ソレノイド１のプラン
ジャの駆動速度に対応するデータであり、また、時間デ
ータＴＤｌｊキーを駆動すべき時刻に関するデータであ
る。一方、キーオフを指定する演奏データｌＣＤ−２は
、第３図（ロ）に示すように、オン／オフ識別コード０
”と、キーコードＫＯと、時間データＴＤとから構成さ
れる。そして、記憶部２には、これらの演奏データｇＤ
が順次演奏順に記憶されている。
操作部４け、自動演奏のスタートを指示するスタートス
イッチ、自動演奏の停止を指示するストップスイッチ、
音量を指示する音量スイッチ等を有して構成されるもの
で、各スイッチの出力は制御回路５へ供給される。
イッチ、自動演奏の停止を指示するストップスイッチ、
音量を指示する音量スイッチ等を有して構成されるもの
で、各スイッチの出力は制御回路５へ供給される。
制御回路５は記憶部２かも演奏データＨＤを順次読出し
、読出した演奏データｇＤに基づいてキーアドレス５Ａ
Ｄ（７ビツト）、ソレノイド駆動データ８ＫＤ（８ビツ
ト）およびロード信号ＬＤ。
、読出した演奏データｇＤに基づいてキーアドレス５Ａ
Ｄ（７ビツト）、ソレノイド駆動データ８ＫＤ（８ビツ
ト）およびロード信号ＬＤ。
（１ビツト）を出力する回路である。この場合、ソレノ
イド駆動データＳＫＤは打鍵強度データ８ＤＫ基づいて
作成されるデータであり、その最上位ビット（ＭＯＢ）
がソレノイド１０オン／オフを指示するビットとなり、
他の７ピツトがソレノイドｌを駆動するためのデータと
なる。そして、上述したキーアドレス８ＡＤがデコーダ
フヘ供給され、ソレノイド駆動データ８ＫＤが各ソレノ
イド１に対応して設けられたソレノイド駆動回路９のラ
ッチ回路１０へそれぞれ供給され、また、ロード信号Ｌ
Ｄが各ラッチ回路１０のロード端子りへ供給される。な
お、この制御回路５については優に詳述する。
イド駆動データＳＫＤは打鍵強度データ８ＤＫ基づいて
作成されるデータであり、その最上位ビット（ＭＯＢ）
がソレノイド１０オン／オフを指示するビットとなり、
他の７ピツトがソレノイドｌを駆動するためのデータと
なる。そして、上述したキーアドレス８ＡＤがデコーダ
フヘ供給され、ソレノイド駆動データ８ＫＤが各ソレノ
イド１に対応して設けられたソレノイド駆動回路９のラ
ッチ回路１０へそれぞれ供給され、また、ロード信号Ｌ
Ｄが各ラッチ回路１０のロード端子りへ供給される。な
お、この制御回路５については優に詳述する。
デコーダ７は制御回路５から出力されるキーアドレスＳ
ＡＤをデコードするもので、このデコーダ７の各出力は
各々、対応するソレノイド駆動回路９のラッチ回路１０
のエネーブル端子Ｅへ供給される。
ＡＤをデコードするもので、このデコーダ７の各出力は
各々、対応するソレノイド駆動回路９のラッチ回路１０
のエネーブル端子Ｅへ供給される。
ソレノイド駆動回路９はラッチ回路１０、駆動信号発生
回路１１、アンドゲート１２、バッファアンプ１３から
構成されるもので、バッファアンプ１３の出力がソレノ
イドトへ供給される。ラッチ回路１０はそのエネーブル
端子Ｅへ′ｌ”信号が供給されると、データラッチ可能
状態となり、この状態においてそのロード端子りへ１０
”信号が供給されると、ソレノイド駆動データ８ＫＤを
ラッチする。そして、ラッチしたデータ８ＫＤのＭＯＢ
をアンドゲート１２の一方の入力端へ供給し、また、他
の７ピツトを駆動信号発生回路１１へ供給する。駆動信
号発生回路１１ｉ、ラッチ回路ｌＯから供給されるソレ
ノイド駆動データ８ＫＤに対応するパルス幅を有する一
定周期のソレノイド駆動信号を作成し、アンドグー）１
２およびバッファアンプ１３を介してソレノイドｌへ供
給する。これにより、ソレノイド１が駆動される。
回路１１、アンドゲート１２、バッファアンプ１３から
構成されるもので、バッファアンプ１３の出力がソレノ
イドトへ供給される。ラッチ回路１０はそのエネーブル
端子Ｅへ′ｌ”信号が供給されると、データラッチ可能
状態となり、この状態においてそのロード端子りへ１０
”信号が供給されると、ソレノイド駆動データ８ＫＤを
ラッチする。そして、ラッチしたデータ８ＫＤのＭＯＢ
をアンドゲート１２の一方の入力端へ供給し、また、他
の７ピツトを駆動信号発生回路１１へ供給する。駆動信
号発生回路１１ｉ、ラッチ回路ｌＯから供給されるソレ
ノイド駆動データ８ＫＤに対応するパルス幅を有する一
定周期のソレノイド駆動信号を作成し、アンドグー）１
２およびバッファアンプ１３を介してソレノイドｌへ供
給する。これにより、ソレノイド１が駆動される。
次に、上記構成による回路の動・作を説明する。
操作者が操作部４のスタートスイッチを押すと、制御回
路５が、まず記憶部２の先頭番地に記憶されている演奏
データｇＤを読出す。ここで、読出された演奏データＥ
Ｄが第３図（イ）に示す演奏データＨＤ−１であるとし
、また、この演奏データＨＤ−１のキーコードＫＯがキ
ーＦｌ （第３オクターブＦ音のキー）のキーアドレ
スＳＡＤであるとする。以後、制御回路５Ｆｉクロツク
パルスに基づいて演奏データｇＤ−１の時間データＴＤ
に対応する時間を計測する。そして、時間データＴＤに
対応する時間が鮭遇した時点で、次の演奏データｇＤを
読出す。ここで、読出された演奏データＥＤが第３図（
ロ）に示す演奏データｌ１ＳＤ−２であるとし、また、
この演奏データｇＤ−２のキーコードＫＯがキーＦ３の
キーアドレス８ＡＤであるとする。
路５が、まず記憶部２の先頭番地に記憶されている演奏
データｇＤを読出す。ここで、読出された演奏データＥ
Ｄが第３図（イ）に示す演奏データＨＤ−１であるとし
、また、この演奏データＨＤ−１のキーコードＫＯがキ
ーＦｌ （第３オクターブＦ音のキー）のキーアドレ
スＳＡＤであるとする。以後、制御回路５Ｆｉクロツク
パルスに基づいて演奏データｇＤ−１の時間データＴＤ
に対応する時間を計測する。そして、時間データＴＤに
対応する時間が鮭遇した時点で、次の演奏データｇＤを
読出す。ここで、読出された演奏データＥＤが第３図（
ロ）に示す演奏データｌ１ＳＤ−２であるとし、また、
この演奏データｇＤ−２のキーコードＫＯがキーＦ３の
キーアドレス８ＡＤであるとする。
以後、制御回路５は上記演奏データ１８Ｄ−２の時間デ
ータＴＤに対応する時間を計測すると共に、時間計測が
終了した演奏データｇＤ−１のキーコードＫＯおよび打
鍵強度データＳＤの処理を行う。
ータＴＤに対応する時間を計測すると共に、時間計測が
終了した演奏データｇＤ−１のキーコードＫＯおよび打
鍵強度データＳＤの処理を行う。
すなわち、まず打鍵強度データ８Ｄをソレノイド１の特
性に応じて変換し、ＭＯＢが１”のソレノイド駆動デー
タ８ＫＤを得る。次に、変換によって得られたソレノイ
ド駆動データ８ＫＤを、キーＦｍのキーアドレス８ＡＤ
と共に、第４図に示す一定時間Ｔの間出力する。ｔた、
上記時間Ｔの略中間において第４図を→に示すロード信
号ＬＤ（′０”信号）を出力する。キーＦ３のキーアド
レス８人りが制御回路５かも出力されると、デコーダ７
、がこのキーアドレスＳＡＤをデコードし、キーＦｌに
対応するソレノイド駆動回路９のラッチ回路１０へ１１
”信号を出力する。これにより、同ラッチ回路ｌＯがエ
ネーブル状態となる。次いで、ロード信号ＬＤが同ラッ
チ回路１０へ供給されると、同ラッチ回路１０がソレノ
イド駆動データ８ＫＤをラッチし、ラッチしたデータ８
ＫＤのＭＳＢ （＠１”信号）をアンドゲート１２へ、
他の７ビツトを駆動信号発生回路１１へ各々出力する。
性に応じて変換し、ＭＯＢが１”のソレノイド駆動デー
タ８ＫＤを得る。次に、変換によって得られたソレノイ
ド駆動データ８ＫＤを、キーＦｍのキーアドレス８ＡＤ
と共に、第４図に示す一定時間Ｔの間出力する。ｔた、
上記時間Ｔの略中間において第４図を→に示すロード信
号ＬＤ（′０”信号）を出力する。キーＦ３のキーアド
レス８人りが制御回路５かも出力されると、デコーダ７
、がこのキーアドレスＳＡＤをデコードし、キーＦｌに
対応するソレノイド駆動回路９のラッチ回路１０へ１１
”信号を出力する。これにより、同ラッチ回路ｌＯがエ
ネーブル状態となる。次いで、ロード信号ＬＤが同ラッ
チ回路１０へ供給されると、同ラッチ回路１０がソレノ
イド駆動データ８ＫＤをラッチし、ラッチしたデータ８
ＫＤのＭＳＢ （＠１”信号）をアンドゲート１２へ、
他の７ビツトを駆動信号発生回路１１へ各々出力する。
駆動信号発生回路１１は供給され九ソレノイド駆動デー
タ８ＫＤＫ対応するパルス幅を有する一定周期のソレノ
イド駆動信号を作成し、アントゲ−）１２の他方の入力
端へ供給する。この時、アンドグー）１２１ｊ、その一
方の入力端へ″″１′１′信号されていることから開状
態にある。したがって、アンドグー）１２の他方の入力
端へ供給されたソレノイド駆動信号は同アンドゲート１
２およびバッファアンプ１３を介して、キーＦ３に設け
られたソレノイド１へ供給される。これにより、キー１
ｉ’ｓのソレノイド１が駆動され、キーＦ３が駆動され
る。
タ８ＫＤＫ対応するパルス幅を有する一定周期のソレノ
イド駆動信号を作成し、アントゲ−）１２の他方の入力
端へ供給する。この時、アンドグー）１２１ｊ、その一
方の入力端へ″″１′１′信号されていることから開状
態にある。したがって、アンドグー）１２の他方の入力
端へ供給されたソレノイド駆動信号は同アンドゲート１
２およびバッファアンプ１３を介して、キーＦ３に設け
られたソレノイド１へ供給される。これにより、キー１
ｉ’ｓのソレノイド１が駆動され、キーＦ３が駆動され
る。
次ｋ、記憶部２から読出され九演奏データＢＤ−２の呼
量データＴＤに対応する時間が経過すると、制御回路５
か次の演奏データ８Ｄを記憶部２から読出す。以後、制
御回路５ｆｉ読出した演奏データ８Ｄの時間データＴＤ
）Ｃ対応する時間を計測すると共に、時間計測が終了し
た演奏データｇＤ−２の処理を行う。すなわち、オン／
オフ識別コード１０”に基づいてキーオフを検知し、Ｍ
ＯＢが′″０”のソレノイド駆動データＳＫＤを作成す
る。そして、このソレノイド駆動データＳＫＤを演奏デ
ータＥＤ−２のキーＦｌのキーアドレス８ＡＤと共に、
一定時間Ｔの間出力する。また、一定時間Ｔの略中間に
お埴てロード信号ＬＤを出力する。これにより、キーＦ
３に対応するソレノイド駆動回路９のラッチ回路１０へ
、ＭＳＢが′Ｏ”のソレノイド駆動信号８ＫＤが読込ま
れ、この結果、同ソレノイド駆動回路９のアンドゲート
１２がオフとされ、キーＦ３の駆動状態が解除される。
量データＴＤに対応する時間が経過すると、制御回路５
か次の演奏データ８Ｄを記憶部２から読出す。以後、制
御回路５ｆｉ読出した演奏データ８Ｄの時間データＴＤ
）Ｃ対応する時間を計測すると共に、時間計測が終了し
た演奏データｇＤ−２の処理を行う。すなわち、オン／
オフ識別コード１０”に基づいてキーオフを検知し、Ｍ
ＯＢが′″０”のソレノイド駆動データＳＫＤを作成す
る。そして、このソレノイド駆動データＳＫＤを演奏デ
ータＥＤ−２のキーＦｌのキーアドレス８ＡＤと共に、
一定時間Ｔの間出力する。また、一定時間Ｔの略中間に
お埴てロード信号ＬＤを出力する。これにより、キーＦ
３に対応するソレノイド駆動回路９のラッチ回路１０へ
、ＭＳＢが′Ｏ”のソレノイド駆動信号８ＫＤが読込ま
れ、この結果、同ソレノイド駆動回路９のアンドゲート
１２がオフとされ、キーＦ３の駆動状態が解除される。
以下、上述し駆動１作が繰り返えされ、ピアノが自動的
に演奏される。
に演奏される。
なお、この発明は、上述したピアノ自動演奏装置に限ら
ず、他の鍵盤楽器の自動演奏装置にも適用し得ることは
勿論である。
ず、他の鍵盤楽器の自動演奏装置にも適用し得ることは
勿論である。
以上説明したように、この発明による自動演奏装置は、
キーアドレスおよびソレノイド駆動データを順次出力す
るデータ出力回路と、各キーに対応して設けられ、ソレ
ノイド駆動データをラッチするラッチ回路と、仁のラッ
チ回路の出力に基づいてソレノイド駆動信号を作成する
駆動信号発生回路とを有しているので、各キーの打鍵強
度をキー毎に指定することができる利点が得られる。
キーアドレスおよびソレノイド駆動データを順次出力す
るデータ出力回路と、各キーに対応して設けられ、ソレ
ノイド駆動データをラッチするラッチ回路と、仁のラッ
チ回路の出力に基づいてソレノイド駆動信号を作成する
駆動信号発生回路とを有しているので、各キーの打鍵強
度をキー毎に指定することができる利点が得られる。
第１図は従来のピアノ自動演奏装置における演奏データ
の記録状態を示す図、第２図はこの発明の一実施例の構
成を示す図、第３図（イ）、（ロ）は各々同実施例にお
いて用いられる演奏データの形式を示す図、第４図（（
イ）〜ｒＭは各々、キーアドレスＳＡＤ、ソレノイド駆
動データ８ＫＤ、ロード信号ＬＤが制御回路５かも出力
されるタイミングを示す図である。 ｌ・・−ソレノイド、３・・・データ出力回路、１０・
・・ラッチ回路、１１・・・駆動信号発生回路。
の記録状態を示す図、第２図はこの発明の一実施例の構
成を示す図、第３図（イ）、（ロ）は各々同実施例にお
いて用いられる演奏データの形式を示す図、第４図（（
イ）〜ｒＭは各々、キーアドレスＳＡＤ、ソレノイド駆
動データ８ＫＤ、ロード信号ＬＤが制御回路５かも出力
されるタイミングを示す図である。 ｌ・・−ソレノイド、３・・・データ出力回路、１０・
・・ラッチ回路、１１・・・駆動信号発生回路。
Claims (1)
- 駆動すべきキーに対応するキーアドレスおよび該キ−の
打鍵強ｆＪｃ対応するソレノイド駆動データを楽曲の進
行順に順次出力するデータ出力回路と、前記データ出力
回路から出力されるソレノイド駆動データをラッチする
キーと同数のラッチ回路と、これらラッチ回路の各々に
対応して設けられ、各ラッチ回路の出力に基づいてソレ
ノイド駆動信号を作成する駆動信号発生回路と、これら
の駆１１ｂＩＩ号発生回路の出力によって駆動されるキ
ー駆動用のソレノイドとを具備し、前記データ出力回路
から出力されるソレノイド駆動データは前記データ出力
回路から出力されるキーアドレスによって指示される前
記ラッチ回路にラッチされることを特徴とする楽器自動
演奏装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56194808A JPS5897178A (ja) | 1981-12-03 | 1981-12-03 | 楽器自動演奏装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56194808A JPS5897178A (ja) | 1981-12-03 | 1981-12-03 | 楽器自動演奏装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5897178A true JPS5897178A (ja) | 1983-06-09 |
| JPH0136955B2 JPH0136955B2 (ja) | 1989-08-03 |
Family
ID=16330595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56194808A Granted JPS5897178A (ja) | 1981-12-03 | 1981-12-03 | 楽器自動演奏装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5897178A (ja) |
-
1981
- 1981-12-03 JP JP56194808A patent/JPS5897178A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0136955B2 (ja) | 1989-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0149958B2 (ja) | ||
| JPS5897178A (ja) | 楽器自動演奏装置 | |
| JPH0427555B2 (ja) | ||
| JPH0353636B2 (ja) | ||
| JPH0136953B2 (ja) | ||
| JP2519623Y2 (ja) | 自動演奏装置 | |
| JP2660462B2 (ja) | 自動演奏装置 | |
| JPH0125993Y2 (ja) | ||
| US4643068A (en) | Electronic musical instrument with automatic rhythm playing unit | |
| JPS648837B2 (ja) | ||
| JP2625800B2 (ja) | 自動演奏装置 | |
| JPH0125989Y2 (ja) | ||
| JPH0432396B2 (ja) | ||
| JP3128888B2 (ja) | 自動伴奏装置 | |
| JPS628796B2 (ja) | ||
| JPS6242514B2 (ja) | ||
| JP2847000B2 (ja) | 演奏情報記憶装置 | |
| JPS60207195A (ja) | 自動演秦装置 | |
| JPH0347517B2 (ja) | ||
| JPS6029950B2 (ja) | 電子楽器装置 | |
| JP3261727B2 (ja) | 自動演奏装置 | |
| JPS6030950B2 (ja) | 電子楽器装置 | |
| JPH0343636B2 (ja) | ||
| JPS5894181A (ja) | 楽器自動演奏方法 | |
| JPS5897177A (ja) | ピアノ自動演奏装置における誤動作防止方法 |