JPH0125993Y2

JPH0125993Y2 -

Info

Publication number: JPH0125993Y2
Application number: JP1981180238U
Authority: JP
Priority date: 1981-12-03
Filing date: 1981-12-03
Publication date: 1989-08-03
Also published as: JPS5884694U

Description

【考案の詳細な説明】この考案は、例えばピアノ自動演奏装置等、楽
器を自動的に演奏する楽器自動演奏装置に関す
る。

従来のピアノ自動演奏装置として、予めカセツ
トテープに演奏データを記録させておき、この演
奏データを実時間で読出してピアノを自動的に演
奏する装置が知られている。ところで、このよう
な従来のピアノ自動演奏装置にあつては、自動演
奏のテンポ（スピード）がカセツトテープの走行
速度により決定されるため、自動演奏のテンポを
変更するにはテープ駆動用のモータの速度を変え
なければならず、このための構成が複雑になる問
題があつた。

そこでこの考案は簡単な構成で自動演奏のテン
ポを自在に変更することができる楽器自動演奏装
置を提供するもので、予め記憶手段に時間データ
と楽音データとを含むデータブロツクを楽曲の進
行順に記憶させておき、前記データブロツクを楽
曲の進行順に読出し、クロツク発生手段から出力
されるクロツクパルスに基づいて前記時間データ
に対応する時間を計測し、この計測結果および前
記楽音データに基づいて楽音を自動的に演奏する
楽器自動演奏装置において、前記クロツク発生手
段を、テンポ指定手段と、このテンポ指定手段に
より指定されたテンポに対応するテンポデータを
出力するテンポデータ出力手段と、基本クロツク
パルスを発生する基本クロツク発生回路と、前記
基本クロツクパルスを前記テンポデータに対応す
る数だけカウントする毎に１パルスを出力するカ
ウント手段とから構成したことを特徴としてい
る。

以下、図面を参照しこの考案の一実施例につい
て説明する。

第１図はこの考案によるピアノ自動演奏装置の
構成を示すブロツク図であり、この図に示す自動
演奏装置は、ピアノ演奏者の演奏に関するデータ
（演奏データ）を収録する機能と、収録した演奏
データを再生する機能（ピアノを自動演奏する機
能）とを共に有している。以下、まず主な構成要
素から説明する。

第１図において、符号１はピアノの鍵盤であ
り、この鍵盤１の各キーには各々、第１、第２の
キースイツチおよびキー駆動用のソレノイド２，
２…が設けられている。この場合、第１、第２の
キースイツチは各々、キーが操作された場合に、
異なるタイミングでオン状態となる。すなわち、
キーが操作されると、まず第１のキースイツチが
オン状態となり、次いで第２のキースイツチがオ
ン状態となる。キースイツチ群３は各キーに設け
られたキースイツチの集合を示すブロツクであ
る。キー情報発生回路４は、キースイツチ群３の
各キースイツチの出力を常時走査することによ
り、各キーのオン／オフ状態を常時検出する。そ
して、新たにキーが押下された場合は、同キーの
キーコードKCおよび打鍵強度データSDを内部の
レジスタに書込み、また、キーが離鍵された場合
は、同レジスタに書込まれたキーコードKCおよ
び打鍵強度データSDを消去する。上記レジスタ
の内容がバスライン５へ出力される。なお、打鍵
強度データSDは各キーの第１キースイツチがオ
ンとなつた時点から第２キースイツチがオンとな
るまでの時間を計測することにより求められる。
また、上記レジスタは、同時に複数のキーが押下
される場合を考慮し、複数個設けられている。

CPU（中央処理装置）６はROM（リードオンリ
メモリ）７に記憶されているプログラムに基づい
て装置各部を制御するもので、バスラインを介し
て装置各部と接続されている。

パルス発生回路８はCPU６から供給される周
期データBDに対応する周期を有するクロツクパ
ルスφ₂を発生する回路であり、第２図に示すよ
うに、2MHzの基本クロツクパルスφ₁を発生する
基本クロツク発生回路８ａと、端子T₁を介して
供給される周期データBDをラツチするラツチ回
路８ｂと、このラツチ回路８ｂの出力がそのプリ
セツト入力端子へ入力されるカウンタ回路８ｃと
から構成される。この場合、カウンタ回路８ｃは
クロツク入力端子CKへ供給される基本クロツク
パルスφ₁をダウンカウントするプリセツタブル
ダウンカウンタから構成され、そのカウント出力
が「０」になると（各ビツト出力が全て“０”信
号になると）、出力端子Ｂから１パルスを出力す
る。この出力端子Ｂから出力されたパルスは、ク
ロツクパルスφ₂として、端子T₂を介してバスラ
イン５へ出力されると共に、カウンタ回路８ｃの
ロード端子Ｌへ供給される。ロード端子Ｌへ上記
パルスが供給されると、ラツチ回路８ｂの出力
（周期データBD）がカウンタ回路８ｃにプリセ
ツトされ、以後、このプリセツトされた値が基本
クロツクパルスφ₁に基づいてダウンカウントさ
れる。そして、カウンタ回路８ｃのカウント出力
が「０」になると再び１パルスが出力端子Ｂから
出力される。以下、上記動作が繰り返えされ、こ
れにより、周期データBDに対応する周期を有す
るクロツクパルスφ₂が端子T₂から出力される。

テンポ指定スイツチ１０は自動演奏の際のテン
ポ（楽曲の演奏スピード）を指定するためのもの
で、例えば５接点を有するロータリスイツチおよ
びこのスイツチの各接点出力をココード化するエ
ンコーダから構成される。この場合、ロータリス
イツチの第１接点は基準テンポより例えば−10％
遅いテンポを指定するための接点、第２接点は−
５％遅いテンポを指定するための接点、第３接点
は基準テンポを指定するための接点、第４接点は
＋５％早いテンポを指定するための接点、第５接
点は＋10％早いテンポを指定するための接点であ
る。そして、このテンポ指定スイツチ１０の出力
はバスライン５を介してCPU６へ供給される。

操作部１３は演奏データの収録開始時あるいは
再生開始時に押すスタートスイツチ、演奏データ
の収録終了時あるいは再生終了時に押すストツプ
スイツチ、演奏データの収録／再生を切換える収
録／再生切換えスイツチ等を有して構成されるも
ので、各スイツチの出力はコード化され、操作信
号TSとしてバスライン５へ出力される。

ソレノイド駆動回路１６は、CPU６からバス
ライン５およびアウトプツトインターフエイス１
７を介して供給されるソレノイド駆動データ
SKDに基づいて、周期が一定でかつ同データ
SKDに対応するパルス幅を有するソレノイド駆
動信号を作成し、このソレノイド駆動信号を
CPU６から供給されるキーアドレスSADに対応
するソレノイド２へ出力する。

次に、第１図に示す装置の動作について説明す
る。

〔１〕演奏データを収録する場合の動作この場合、演奏者は操作部１３の収録／再生切
換スイツチを収録側へ投入した後、スタートスイ
ツチチを押し、以後、鍵盤１によつて通常のピア
ノ演奏を行う。なおこの場合、テンポ指定スイツ
チ１０は回路動作に関係しない。

スタートスイツチが押されると、CPU６は、
まず4msec周期に対応する周期データBDをパル
ス発生回路８へ出力する。この周期データBDは
ラツチ回路８ｂ（第２図）にラツチされ、これに
より、パルス発生回路８から4msec周期のクロツ
クパルスφ₂が出力され、CPU６へ供給される。
以後、CPU６はクロツクパルスφ₂が供給される
たびに次の処理を行う。

まず、キー情報発生回路４内のレジスタに記憶
されているデータをRAM（ランダムアクセスメ
モリ）１９の領域１９ａ（第３図参照）へ書込む。
次いで、書込まれたデータと、前回（4msec前）
の領域１９ａに書込まれたデータとを比較するこ
とにより、鍵盤１の押鍵状態の変化、（以下、こ
の変化をイベントと称す）を検出する。例えば、
CPU６が第４図に示す4msec毎の時刻t₁〜t₆にお
いてイベント検出を行う場合において、時刻taで
キーF₃（第３オクターブＦ音のキー）がオン、時
刻tbでキーF₃がオフとなつたとすると、時刻t₂お
よびt₅においてイベントが検出され、また時刻
t₁，t₃，t₄，t₆においてはイベントが検出されな
い。

そして、イベントが検出されない場合は何の処
理も行われないが、検出された場合は、CPU６
が次の処理を行う。すなわち、キーオンが検出さ
れた場合は、第５図イに示すように、押下された
キーのキーコードKC、キーオンコード、（“１”）、
同キーの打鍵強度データSDおよび前回イベント
が検出された時点から今回のイベント検出時まで
の時間を示す時間データTDからなるデータブロ
ツクDBをRAM１９の領域１９ｂに書込む。ま
た、キーオフが検出された場合は、第５図ロに示
すように、離鍵されたキーのキーコードKC、キ
ーオフコード（“０”）および前回イベントが検出
された時点から今回のイベント検出時までの時間
データTDからなるデータブロツクDBをRAM１
９の領域１９ｂに書込む。この場合、例えば第４
図に示す時刻t₅におけるイベント検出時の時間デ
ータTDは、同図に示す時間T₁に対応するデータ
となる。

このように、CPU６は4msec毎にイベントチエ
ツツクを行い、イベントが検出されるたびに状態
が変化したキーのキーコードKCおよび時間デー
タ等を含むデータブロツクDBをRAM１９の領
域１９ｂに書込んでいく。そして、領域１９ｂが
FUll（満ぱい）の状態になつた時点で、領域１９
ｂ内のデータを順次デイスクコントローラ２１を
介してフロツピイデイスク装置２２へ転送し、同
装置２２のデイスク盤に書込む。また、この書込
みの間に発生するイベントに係るデータはRAM
１９の領域１９ｃに順次書込まれる。領域１９ｃ
がFUllの状態になつた場合は、同領域１９ｃの
データをデイスク盤で書込まれ、また、新たなデ
ータが領域１９ｂに書込まれる。

〔２〕演奏データ再生時の動作この場合、操作者は収録／再生切換スイツチを
再生側へ投入した後、テンポ指定スイツチ１０に
よつて自動演奏のテンポを指定し、そして、スタ
ートスイツチを押す。ここで操作者がテンポ指定
スイツチ１０のロータリスイツチによつて基準テ
ンポ（第３接点）を指定したとする。

スタートスイツチが押されると、CPU６は、
まずフロツピイデイスク装置２２のデイスク盤の
データをRAM１９の領域１９ｂおよび１９ｃへ
転送する。次いで、テンポ指定スイツチ１０の出
力に基づいて基準テンポが指定されたことを検知
し、4msec周期に対応する周期データBDをパル
ス発生回路８へ出力する。これにより、パルス発
生回路８から4msec周期のクロツクパルスφ₂が出
力され、バスライン５を介してCPU６へ供給さ
れる。次に、CPU６は領域１９ｂの先頭番地の
データブロツクDB−１を読出し、領域１９ａへ
書込む。ここで、データブロツクDB−１は第５
図イに示すキーオン時のデータブロツクDBであ
るとする。以後、CPU６は、領域１９ａに書込
まれたデータブロツクDB−１の時間データTD
に対応する時間をクロツクパルスφ₂に基づいて
計測する。そして、時間データTDに対応する時
間が経過した時点で領域１９ｂから次のデータブ
ロツクDB−２を読出し、領域１９ａに書込む。
ここで、データブロツクDB−２は第５図ロに示
すキーオフ時のデータブロツクDBであるとす
る。以後、CPU６はデータブロツクDB−２の時
間データTDに対応する時間をクロツクパルスφ₂
に基づいて計測すると共に、領域１９ａ内のデー
タブロツクDB−１のキーコードKCおよび打鍵
強度データSDの処理を行う。すなわち、データ
ブロツクDB−１の打鍵強度データSDをソレノイ
ド２の特性に応じて変換し、この結果得られるソ
レノイド駆動データSKDをキーアドレスSADと
共にアウトプツトインターフエイス１７へ出力す
る。アウトプツトインターフエイス１７は供給さ
れたソレノイド駆動データSKDおよびキーアド
レスSADを記憶し、また、記憶したデータSKD
およびキーアドレスSADをソレノイド駆動回路
１６へ出力する。これにより、データブロツク
DB−１のキーアドレスSADに対応するソレノイ
ド２のプランジヤが、打鍵強度データSDに対応
する速さで駆動され、ソレノイド２のプランジヤ
により上記キーアドレスSADに対応するキーが
駆動され、同キーの楽音が発生する。なお、上述
した打鍵強度データSDからソレノイド駆動デー
タSKDへの変換は、ROM７内に予め記憶されて
いる変換テーブルに基づいて行われる。

次いで、領域１９ａ内のデータブロツクDB−
２の時間データTDに対応する時間が経過する
と、CPU６が領域１９ｂから次のデータブロツ
クDB−３を読出し、領域１９ａに書込む。以
後、CPU６はデータブロツクDB−３の時間デー
タTDに対応する時間をクロツクパルスφ₂に基づ
いて計測する。また、CPU６は領域１９ａ内の
データブロツクDB−２のキーオフコード
（“０”）およびキーコードKCに基づいて、アウト
プツトインターフエイス１７に記憶されているソ
レノイド駆動データSKDをクリアする。これに
より、データブロツクDB−２のキーコードKC
に対応するソレノイド２へ印加されていたソレノ
イド駆動信号がオフとされ、キーの楽音が停止す
る。以下、上述した動作が繰り返えされ、ピアノ
の自動演奏が行われる。

このように、テンポ指定スイツチ１０により基
準テンポが指定された場合は、CPU６が4msec周
期に対応する周期データBDをパルス発生回路８
へ出力する。これにより、パルス発生回路８から
4msec周期のクロツクパルスφ₂がCPU６へ供給
され、時間データTDが4msec周期のクロツクパ
ルスφ₂に基づいて計測される。すなわち、自動
演奏のテンポが4msec周期のクロツクパルスφ₂に
よつて決定される。

また、テンポ指定スイツチ１０によつて−10％
遅いテンポが指定された場合（ロータリスイツチ
の第１接点が選択された場合）は、CPU６が
3.6msec周期に対応する周期データBDをパルス
発生回路８へ出力する。これにより、パルス発生
回路８から3.6msec周期のクロツクパルスφ₂が
CPU６へ供給され、時間データTDがこのクロツ
クパルスφ₂に基づいて計測される。同様に、テ
ンポ指定スイツチ１０によつて−５％遅いテン
ポ、＋５％早いテンポ、＋10％早いテンポが各々指
定された場合は、CPU６が3.8msec周期、
4.2msec周期、4.6msec周期に対応する周期デー
タBDを各々出力し、この結果、時間データTD
が3.8msec周期、4.2msec周期、4.6msec周期のク
ロツクパルスφ₂に基づいて計測される。

なお、上記実施例においては、テンポ指定スイ
ツチ１０のロータリスイツチ５を接点としたが、
この接点数を増やせば、自動演奏のテンポを更に
自在に変更することが可能になる。また、ロータ
リスイツチの代わりに押ボタンスイツチを用いる
ことも可能であり、また、可変抵抗器を用いるこ
とも可能である。但し可変抵抗器を用いた場場合
は、Ａ／Ｄ（アナログ／デジタル）変換器等の構
成部品を追加する必要がある。

以上説明したように、この考案によればテンポ
指定手段（テンポ指定スイツチ１０）と、このテ
ンポ指定手段により指定されたテンポに対応する
テンポデータ（周期データBD）を出力するテン
ポデータ出力手段（CPU６）と、基本クロツク
パルスを発生する基本クロツク発生回路８ａと、
前記基本クロツクパルスを前記テンポデータに対
応する数だけカウントする毎に１パルスを出力す
るカウント手段（カウンタ回路８ｃ）とを設けた
ので、自動演奏のテンポを簡単な構成で自在に変
更することができる利点が得られる。

【図面の簡単な説明】

第１図はこの考案の一実施例の構成を示すブロ
ツク図、第２図は同実施例におけるパルス発生回
路８の構成を示すブロツク図、第３図は同実施例
におけるRAM１９の記憶領域を示す図、第４図
はイベント検出を説明するためのタイミングチヤ
ート、第５図イ，ロは各々第１図におけるフロツ
ピイデイスク装置２２のデイスク盤に書込まれる
データの形式を示す図である。６……中央処理装置（CPU）、８……パルス発
生回路、８ａ……基本クロツク発生回路、８ｃ…
…カウンタ回路、１０……テンポ指定スイツチ。

Claims

【実用新案登録請求の範囲】

予め記憶手段に時間データと楽音データとを含
むデータブロツクを楽曲の進行順に記憶させてお
き、前記データブロツクを楽曲の進行順に読出
し、クロツク発生手段から出力されるクロツクパ
ルスに基づいて前記時間データに対応する時間を
計測し、この計測結果および前記楽音データに基
づいて楽器を自動的に演奏する楽器自動演奏装置
において、前記クロツク発生手段を、テンポ指定
手段と、このテンポ指定手段により指定されたテ
ンポに対応するテンポデータを出力するテンポデ
ータ出力手段と、基本パルスを発生する基本クロ
ツク発生回路と、前記基本クロツクパルスを前記
テンポデータに対応する数だけカウントする毎に
１パルスを出力するカウント手段とから構成した
ことを特徴とする楽器自動演奏装置。