JPS5897746A - 計算機操作パネル - Google Patents

計算機操作パネル

Info

Publication number
JPS5897746A
JPS5897746A JP56195835A JP19583581A JPS5897746A JP S5897746 A JPS5897746 A JP S5897746A JP 56195835 A JP56195835 A JP 56195835A JP 19583581 A JP19583581 A JP 19583581A JP S5897746 A JPS5897746 A JP S5897746A
Authority
JP
Japan
Prior art keywords
operation panel
data
computer
auxiliary device
internal memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56195835A
Other languages
English (en)
Inventor
Toshiro Yagi
矢儀 俊郎
Takayuki Ooyama
大山 隆之
Makoto Hara
誠 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP56195835A priority Critical patent/JPS5897746A/ja
Publication of JPS5897746A publication Critical patent/JPS5897746A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/34Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
    • G06F9/355Indexed addressing

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は計算機の内部メモリのデータをチェックしまた
は変更する場合用いる演算用ま九は表示用の補助装置を
設けた計算機操作パネルに関するものである。
一般の計算機ではその操作パネルから人が内部レジスメ
中メモリのメモリアドレスをセットし、読取〕、書込み
ができる機能をもっている。この機能はプログラムのデ
バッグ時等に有効であるが、計算機内容の命令やデータ
のアドレスは相対アドレスで与えられる場合が多い。
すなわち、グ冒グクムのデバッグ中ブランチのアドレス
計算ヤ任意のアドレスのデータ内容のテエツタ等を行な
うための、アセンブルされ九リストでは通常開始点から
の相対アドレスで示される。
そこで篭算や電卓を用いて絶対アドレスに換算した上で
操作パネルから入力していたが、人の介入し九換算手順
が多くなるため、時間もかがり誤多発生の機会が増加す
る。
また、計算機内部では数値データとともに文字コードを
データとして扱う場合が多’AOLかし、デバッグ時等
に内部メモリデータの文字コードを読出し表示しても、
そのままでは内容は分らない。
現在の計算機で使用されてbる文字コードa EBCD
ICやISO等多数あるから、これらのコード表と対照
して解読する必要があるから時間と労力を要する。
本発明の目的は計算機の内部メモリのデータをチェック
しまた鉱変更する場合、前記のアドレス演算や文字コー
ド解読表示を効率的に行なうことのできる計算機操作パ
ネルを提供することである。
前記目的を達成するため、本発FJAの計算機操作パネ
ルは操作パネルよル内部メモリまたはレジス表示する機
能を有する計算機において、操作パネル部に前記内部メ
モリまえはレジスタのデータをチェックしまたは変更す
る場合用いる演算用ま九は表示用の補助装置を設けたこ
とを特徴とするものである。
以下本発明を実施例につき詳述する。
篇1図は本発明の実施例の構成説@図である。
同図は計算機(CPU)1Gに対しそ0操作パネルに破
線内に示す内部メモリまた拡レジスタに対し、データ中
アドレスの演算を行なう演算用の補助装置20を付設し
九ものである。簡単にitえば電卓のような演算機能を
有するものである。すなわち、操作部1には16進デー
タ入カキ−と四則演算 *理演算の指定キーが含まれる
、 操作部1よ〕入力し九データはエントリレジスタ2に一
旦格納され、表示部5に表示される。操作部10演算指
定キーによル、エントリレジスタ2の内容は四則演算、
鎗環演算機能を有する演算部4にょ) CPU10から
読出し九データに対し演算が施される。
たとえばCPUかも続出し九ペースアドレスに対し操作
部1から入力され比相対アドレスを加算してCPU10
の相対アドレスを演算する。その結果は再びエントリレ
ジスタ2に格納され、表示部3に表示される。そしてエ
ントリレジスタ2の内容はそのままCPUl0に書込み
ま丸線これからエントリレジスタ゛2に絖出すこともで
きる。このようにして、従来操作者が筆算や電卓等を操
作する手数が省け、かつ誤多発生を防止することができ
る。
第2図は本発明の他の実施例の構成説明図である。
同図線温1図の実施例の演算機能に対し、さらに入力演
算*aと演算結果履歴を記憶して音声出力する機能を付
加した補助装置20′を示す。第1図の演算部4からの
演算内容の履歴を記憶する記憶部6と音声出力用制御部
5に入れて、操作部1からの指示によシ禮歴番号を与え
て記憶部6の内容を選択し音声データ記憶部7を続出し
、音声データ変換部8で音声信号に変換してスピーカ9
に送ル放音する。音声データ記憶部7.音声データ変換
部8は音声出力用制御部5からの制御信号によ多制御さ
れる。このようにして演算履歴を音声出力することがで
きるから、プログラムのデバッグ等に極めて有効に用い
られる。
第3図は本発明のさらに他の実施例の構成説明図である
同図は前述の内部メモリのデータのうち文字コードを解
読して表示する丸めの補助装置20″を示す。
すなわち、操作部1で選択された計算機(CPU)10
の内部メモリの内容は、コード表示部14にそのtま表
示されるほか、文字コードはそれぞれの文字発生器11
t、 111@ 118でそれぞれたとえばEBCDI
C,JIB、 ISO別に解読され、操作部1でコード
4遺択スイツチ12を選択し、コード表示部15に文字
を表示する。これによハ計算機100内部メモリデータ
における文字コードを従来のようにコード表と照合する
手間を省き、直接にかつ簡単に解読した文字を表示する
ことができる。
以上説明し九ように、本発明によれば、計算機の内部メ
モリのデータをチェックしまたは変更する場合に用いる
演算用または表示用の補助装置を計算機操作パネルに設
けたものである。これによ多、プログラムのデバッグ等
の場合、相対アドレスの絶対アドレスへの換算と、文字
コードの解読を何れも効率的に行ない、操作および操作
時間の軽減と誤ル防止に役立つところが大きい。
【図面の簡単な説明】
第1図は本発明の実施例の構成説明図、第2図。 第3図はそれぞれ本発明の他の実施例の構成説明図で6
9、図中、1は操作部、2はエントリレジスタ、3は表
示部、4は演算部、5拡音声出力用制御部、6は記憶部
、7は音声データ記憶部、8は音声データ変換部、9は
スピーカ、10は計算機(CPU)、111〜.111
は文字発生器、12はコード系選択スイッチ、13は文
子表示部、14はコード表示部、20.20’ 、 2
0”は補助装置を示す。 特許出願人富士通株式会社 復代塘メ、弁理士  1)坂 善 重 第3図

Claims (1)

  1. 【特許請求の範囲】 (1)操作パネルよ)内部メモリまたはレジスタに外部
    データをセットしま九はメモリデータを表示する機能を
    有する計算機において、操作パネル部に前記内部メモリ
    まえはレジスタのデータをチェックしi九は変更する場
    合用いる演算用を九は表示用の補助装置を設けたことを
    特徴とする計算機操作パネル。 Q)前記演算用の補助装置がn進による四則演算。 論場演算を含む演算機能を有することを特徴とする特許
    請求の範囲第1項記載の計算機操作パネル。 (3) 前記演算用の補助装置が入力演算履歴と演算績
    釆Oa歴を記憶する手段と、該記憶内容を音声出力する
    手段とを^えたことを特徴とする特許請求の範囲第2項
    記載の計算機操作パネル。 (4)前記表示用の補助装置が内部メモリの表示すべき
    データを文字コードとみなして対応する文字を表示する
    機能を有することを特徴とする特許請求の範囲第1項記
    載の計算機操作パネル。 (へ前記表示用の補助装置が複数の文字発生器を具え、
    これらを切替えることによル、内部メモリの表示すべき
    データの複数のコード系に対応可能としたことを特徴と
    する特許請求の範S菖4項記載の計算機操作パネル。
JP56195835A 1981-12-05 1981-12-05 計算機操作パネル Pending JPS5897746A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56195835A JPS5897746A (ja) 1981-12-05 1981-12-05 計算機操作パネル

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56195835A JPS5897746A (ja) 1981-12-05 1981-12-05 計算機操作パネル

Publications (1)

Publication Number Publication Date
JPS5897746A true JPS5897746A (ja) 1983-06-10

Family

ID=16347793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56195835A Pending JPS5897746A (ja) 1981-12-05 1981-12-05 計算機操作パネル

Country Status (1)

Country Link
JP (1) JPS5897746A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61182142A (ja) * 1985-02-06 1986-08-14 Nec Corp 信号処理方法および信号処理用マイクロプロセツサ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61182142A (ja) * 1985-02-06 1986-08-14 Nec Corp 信号処理方法および信号処理用マイクロプロセツサ

Similar Documents

Publication Publication Date Title
JPS61122747A (ja) デ−タ処理装置
JPS61269764A (ja) グラフ表示機能を備えた小型電子式計算機
JPS5897746A (ja) 計算機操作パネル
JPS641818B2 (ja)
JPH0537314Y2 (ja)
JPS6041102A (ja) シ−ケンス制御装置
JP2786099B2 (ja) 情報処理装置の入力装置
JPS6145550Y2 (ja)
JPH04195629A (ja) 演算フラグ生成装置
JPS62293432A (ja) 情報処理装置
JPS6246304A (ja) プログラマブルコントロ−ラ
JPS6220026Y2 (ja)
KR0124866Y1 (ko) 데이타 교환장치
JPS6111493B2 (ja)
JP3630170B2 (ja) ロボット制御装置
JPH021626Y2 (ja)
JPS59197927A (ja) 文書作成装置
JPS58221440A (ja) 情報出力装置
JPS61658U (ja) 電子式計算機
JPS60225253A (ja) 情報処理装置
JPH05189231A (ja) 命令フェッチにおけるエラー処理方式
JPH0693236B2 (ja) 小型電子式計算機
JPS61193240A (ja) コンピユ−タ装置
JPH024023B2 (ja)
JPS63722A (ja) キ−ボ−ド