JPS5897771A - 引算回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、引算回路に関するものである。

第１図に従来の引算回路を示す、同図において、（１）
、　（２）は互に興なる入力電圧ｖｌ　、　ｖ、を印加
するための可変定電圧源、（３）は演算増幅器である。

（４）は、一方の可変定電圧源（１）と演算増幅器（３
）のプラス入力端子との間に接続される抵抗値Ｒ１の抵
抗体、（５）は上記入力端子と接地との間に接続された
抵抗値Ｒ１の抵抗体、（６）は、他方の可変定電圧源（
２）と上記演算増幅器（３）のマイナス入力端子との間
に接続された抵抗値Ｒこの抵抗体、（７）は上記マイナ
ス入力端子と出力端子間に接続された抵抗値Ｒ；の抵抗
体、（８）は演算増幅器（３）の出力端子である。

上記構成において、Ｒ１＝＝　ＲＱ、　Ｒ，＝　Ｒ；の
時、出力端子（８）に生起される電１）：Ｖｏは下式（
１）で表わされる。

手数が多くなるうえ、入力インピーダンスが抵抗体（１
）、　（２）の加算抵抗値（Ｒ１＋　Ｒｓ　）で制限さ
れて低くなシ、抵抗値Ｒ１と抵抗値Ｒｒならびに抵抗値
Ｒ１と抵抗値Ｒ二の差が誤差要因となる等の種々欠点が
ある。

この発明は、上記欠点を除去するためになされたもので
、演算増幅器を用いるととなく簡単な構成で、高精度の
引算回路を提供することを目的としている。

以下、この発明の一実施例を図面にしたがって説明する
。

第２図は、この発明に係る引算回路の一例を示すもので
、第１図と同一部所には同一符号を付して説明を省略す
る。同図において％（９）、α呻は、第１および第２の
可変定電圧源（１）、　（２）の各電圧ｖ１゜ｖｌが印
加される第１および第２の入力トランジスタ、（ロ）、
（ロ）はＰＮＰカレントミラー回路を構成する１対のト
ランジスタであ）、両者Ｏυ、（ロ）のコレクタ面積比
は１：Ａに設定されておシ、上記第１のトランジスタ（
９）のコレクタにトランジスタ（９）のべ−Ｘ・コレク
タが接続されている。（ロ）、に）は、ＭＸ’Ｍカレン
トミラー回路を構成する１対のトランジスタで、両者０
３）、に）のエミッタ面積はＢ：１に設定されておシ、
上記トランジスタ（７）のコレクタとトランジスタＱ荀
のコレクタとがそれぞれ接続され、またトランジスタα
噂のエミッタに上記トランジスタ（至）のエミッタ・コ
レクタが接続されている。上記トランジスタ（９）　、
（至）の各エミッタ間に抵抗値Ｒ１の第１の抵抗体（４
）　ｉ：　ｘ介挿されている。（ロ）はσ１算出力を取
）出すためのＰＩＰ　）ランジスタであル、抵抗値Ｒ２
の負荷抵抗体（５）が上記トランジスタ（１５）のコレ
クタに接続されている。（１６）、　０７）は、起動回
路を構成するトランジスタおよび抵抗体、（ロ））は定
電圧源である。

上記構成において、第１および第２の可変定電圧源（１
）、　（２）からそれぞれｖｌ、　ｖ、なる電圧が、第
１および第２の入力トランジスタ（９）、α０）の各ペ
ースにそれぞれ印加され、各トランジスタ（９）、１ｌ
ｌｏ）に下式（２）の電流工ｌが流れるとする（但し、
ベース・エミッタ順方向電圧を無視する）。

上記（２）式の直流が入力トランジスタ（９）、α＠に
流れたと仮定すると、ＰＮＰカレントミラー回路を構成
スるトランジスタ（功のコレクタ側に工１、他方のトラ
ンジスタ（ロ）のコレクタ側にはＡ・工１なる電流力流
し、またＮＰｌｉカレン）ミラー回路を構成する一方の
トランジスタに）のコレクタ側に人工１゜他方のトラン
ジスタ（ロ）のコレクタ側にム・Ｂ工ｌ　なる電流が流
れる。但し、トランジスタ（ロ）〜（２）の電流増幅率
は十分高くベース電流の効果は無視で籾るものとする。

ここで、それぞれの面積比の櫃がＡ−Ｂ＝２となるよう
に設定すると、トランジスタ（９）のエミッタ電流（は
ぼコレクタ電流に等しい）は、工ｌであ択トランジスタ
ｕＯ）の定電流負荷であ−るトランジスタ（至）には、
上記説明のように２工１が流出するため、トランジスタ
αΦのエミッタ電流は２工ｌ−工１＝工１となシ、トラ
ンジスタ（９）、■の各エミッタ電流をそれぞれ工１と
等しく設定できる。

前記第２式のｖｌ　、　ｖ、は任意に選んでも（ｖｌ　
）ｖ。

の範囲）成シ立つので、トランジスタ（９）、（至）の
各エミッタ電流は、入力電圧の差ｖｌ−ｖ、の大きさに
追従従して、それぞれ等しい電流工１となる。

この笑め、トランジスタ（９）、（ト）が活性領域で動
作する間は、各々のエミッタ電流が工ｌと等しいため、
前記（２）式を厳密に表現すると（３）式のようにな但
し１Ｍｌ＞　Ｖ！、　Ｖｚ＞Ｖｎ！ｅｓ＋　０．３ｖ、
　Ｖｎｚハ）　９ンジスタ（９）のベース・エミッタ順
方向電圧％　ＶＢ’ｌＤ２はトランジスタαΦのベース
・エミッタ順方向電圧。

上記（３）式の第２項はつぎのようにほとんど無視する
ことができ、る。

但し、工Ｓ１．工Ｓ！は、トランジスタ（９）、（１１
）ノ逆方向飽和電流で、よりｌ＃工Ｓ！となる。ｋはボ
ルツマン定数、Ｔは絶対温度、ｑは電荷である。

したがって、上記（３）式と前記（２）式は、同じ値に
なり、同じ式とみなすことができ、電流工ｌは下式（４
）式として定義できる。

トランジスタに）よ〕、上記電流工ｌを数多出すと、そ
の負荷抵抗体（５）の両端に発生する出力電圧ｖｏは、
となり、高精度の引算回路が、構成できる。とくに演算
増幅器を用いないので、素子数も少なくなシ、しかも上
記（４）式の電流工ｌは、電子回路中で数十μ人オーダ
ー程度の小さい値で十分であシ、シたがって入力インピ
ーダンスを高くできる。また入力量電位差が高精度に電
流に変換できることから、高精度の電圧−電流変換回路
としても用いることができる。

第３図は、この発明の他の実施例を示す電気回路図であ
シ、第２図とは出力の数多出し方のみが異なるもので、
ＮＰＩＪ）ランジス＃−と抵抗体（５）との接続点に出
力端子（８）を接続してあシ、第２図と同様の効果を奏
する。

第４図は、この発明のさらに他の実施例を示す電気回路
図であシ、第２図の１のとトランジスタ（９）、０４力
相補ｍｏ構成ＩＪＰｘと：ｐＮｐ：６！逆［なっている
）であシ、作用効果は、第２図の１のと同様である。

以上のように、この発明による引算回路は、演算増幅器
を導入せずにカレントミラー回路を用いて構成したから
、素子数が少なく、集積化が容易であシ、朝度の高いも
のが得られる効果がある。

【図面の簡単な説明】

第１図は、従来の引算回路を示す電気回路図、第２図〜
第４図は、この発明に係る引算回路の異なる例を示す電
気回路図である。 （１）、　（２）・・・可変定電圧源、（４）・・・抵
抗体、（５）・・・負荷抵抗体、（８）・・・出力端子
、（９）、αΦ、−８輪・・・入力用トランジスタ、（
９）、（ロ）、争υ、（至）・・・第１のカレントミラ
ー回路のトランジスタ、（至）、（２）、ＫＮ・・第２
のカレントミラー回路のトランジスタ、（ロ）、■、員
・・・出力トランジスタ、（ホ）・・・定電圧源。 なお、図中、同一符号は同一もしくは相当部分を示す。 代理人　葛野信−（外１名） 第１図 第２図

Claims (1)

【特許請求の範囲】
1. （１）互に異なる入力電圧が印加される１対の入力用ト
   ランジスタスタの各エミッタ間に抵抗体を接続し互に同
   −導電形の１対のトランジスタのうちの一方のトランジ
   スタのコレクタとベースを短絡してダイオードとして構
   成した第１および第２のカレントミラー回路の導電形を
   互に異ならせ、上記入力用トランジスタのうちの一方の
   トランジスタのコレクタに接続された一方のカレントミ
   ラー回路のダイオードと該回路の他方のトランジスタと
   の各コレクタ比を任意比に人とし、また上記入力用トラ
   ンジスタのうちの他方のトランジスタのエミッタに接続
   される上記他方のカレントミラー回路のトランジスタと
   該回路のダイオードとの各エミッタ比を任意比Ｂ：１と
   し、上記コレクタ比を異ならせた一方のカレントミラー
   回路におけるトランジスタのコレクータと上記エミッタ
   比を異ならせた他方のカレントミラー回路におけるダイ
   オード構成のトランジスタのコレクタとを接続するとと
   もに、上記一方のカレントミラー回路におけるコレクタ
   面積比と他方のカレントミラー回路におけるエミツタ面
   積比の積（ム・Ｂ）を２に設定上上記コレクタ面積比を
   異ならせた一方のカレントミラー回路のトランジスタの
   ベースにベースを接続した出力トランジスタと、負荷抵
   抗体との直列体を定電圧源に直列接続して、上記出力ト
   ランジスタと負荷抵抗体との接続点に出力端子を接続し
   たことを特徴とする引算回路。