JPS5897877A - 薄膜ｍｏｓフオト・トランジスタおよびその製造方法ならびに駆動方法 - Google Patents

薄膜ｍｏｓフオト・トランジスタおよびその製造方法ならびに駆動方法

Info

Publication number
JPS5897877A
JPS5897877A JP57206831A JP20683182A JPS5897877A JP S5897877 A JPS5897877 A JP S5897877A JP 57206831 A JP57206831 A JP 57206831A JP 20683182 A JP20683182 A JP 20683182A JP S5897877 A JPS5897877 A JP S5897877A
Authority
JP
Japan
Prior art keywords
layer
polycrystalline silicon
semiconductor layer
source
phototransistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57206831A
Other languages
English (en)
Inventor
アルミン・ウイ−ダ−
ロタ−ル・リツシユ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Schuckertwerke AG
Siemens Corp
Original Assignee
Siemens Schuckertwerke AG
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Schuckertwerke AG, Siemens Corp filed Critical Siemens Schuckertwerke AG
Publication of JPS5897877A publication Critical patent/JPS5897877A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
    • H10F30/28—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices being characterised by field-effect operation, e.g. junction field-effect phototransistors
    • H10F30/282—Insulated-gate field-effect transistors [IGFET], e.g. MISFET [metal-insulator-semiconductor field-effect transistor] phototransistors

Landscapes

  • Thin Film Transistor (AREA)
  • Light Receiving Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明はＭＯ８型薄膜フォト・トランジスタとその製
法ならびに駆動方法に関するものであるＯ フォト・トランジスタは主としてバイポーラトランジス
タであってベースに少数キャリヤを光注入することによ
りエミッタ・フレフタ電流が増大する。この種のフォト
・トランジスタの大きな欠点は周波数上限が数ｋ　Ｈｚ
程度であることである。
この種のトランジスタ僚構成は広く知られている。
ＭＯ８薄膜技術によるフォト・トランジスタはＧ、　Ｈ
ａｓｓ、　Ｒ，Ｅ、　Ｔｈｕｎ　：　”　Ｐｈｙｓｉｃ
ｓ　ｏｆ　ｔｈｉｎｆｉ１ｍｓ’ｑｏ１．２中のＰ、　
Ｋ、　Ｗｅ　ｉｍｅｒによる章：”　Ｔｈｅ　Ｉｎ５ｕ
ｌａｔｅｄ−Ｇａｔｅ　Ｔｈ１ｎ　Ｆｉｌｍ　Ｔｒａｎ
ｓｉ−ｓｔｏｒ”　　に記載されている。この感光トラ
ンジスタは光伝導性の硫化カドミウム（ＣｄＳ）から成
り、−酸化シリコン又はフッ化カルシウムの絶縁層が硫
化カドミウム層上に蒸着されている。光電効果の説明に
は深い所にある偏平な体積トラップ個所が考えられてい
る。導電帯の下にあ。るこの偏平トラップ個所には光の
作用によってキャリヤが追加され後から電界イオン化に
よって引き離される。
この光電流によりドレン電流゛が増大する。このトラン
ジスタは暗状態においても導電性であるかやトランジス
タとしての特性が劣り特性曲線がひてんでいる。更に半
導体基体が化合物であり、又絶縁層を付加しなければな
らないことがら再現性の良い製造は困難である。
この発明の目的は製造が容易であり小さい占有面積をも
って第二の半導体面に設けることが可能であるばかりで
なく光照射に際してのみ導電率が光の強度と動作周波数
の関数として変化するフォト・トランジスタを提供する
ことである。更にｌ　ＱｋＨｚｋＨｚ以上周波数ｆｇ＞
１０ｋＩ−（ｚおよび５−１０Ｖ、の低い動作電圧にお
いても使用可能であることも要求される。
この目的は次の特徴： （ａ）　　多結晶シリコン半導体層内に非ドープチャネ
ル領域によって互に分離されたソース領域とド１１□− レン領域がある。
Φ）　シリコン半導体層表面の熱酸化によって作られて
Ｓ　ｒ　０２層によってシリコン層から分離されてゲー
ト電極が設けられている。
との二つの特徴を持つ薄膜ＭＯ８技術によるフォト・ト
ランジスタとすることによって達成される。
この発明によるトランジスタの動作原理は次のように説
明することができる： 各層の配置とその特性に基き多結晶シリコンと熱僧化に
よる酸化膜の間に境界面においては伝導エネルギー帯の
近傍に高い欠陥密度が存在し、これに多結晶シリコンの
粒界部分の欠陥が加わる。
これらの欠陥の作用により無照射状態で交流電圧（周波
数的１ｋＨｚ）をゲートに加えてもソースからドレンに
向って電子が流れることはない。照射が無ければゲート
の表面電位は極めてゆるやかにゲート印加電圧に追従す
る。この場合多数の境界面欠陥又は粒界欠陥を切換える
必要がある。この効果の作用によりトランジスタのしき
い値電圧が高くなり移動度が低下する。照射すると境界
面と体積内の欠陥が部分的に充満され、照射光強度の上
昇に伴って次第に多数の欠陥が占められているかあるい
は境界面の障壁が解消されドレン電流が急速にゲート印
加電圧に追従するようになる。トランジスタ特性にとっ
てはこれはしきい値電圧が低下すると同時に電子の移動
度が増大することを意味している。これによってゲート
電圧の関数としてソースから゛ドレンに向って電子電流
が流れる。
トランジスタの：Ｊン舎°りタンスはｌＮ４１？牟鈎１
６°、１１（に増大する。照射光強度が大きい場合１０
　ｋＨｚ以上の周波数が達成可能である。これによって
新しいフォト・トランジスタ効果が期待される。
多結晶シリコン半導体層を酸化処理によって５ｉ０２層
で覆われゲート電極として作用する低抵抗単結晶シリコ
ン基板表面に蒸気相から沈着させるか、あるいは電気絶
縁性の基板表面に蒸気相から沈着させること、多結晶シ
リコン層内のソース領域とドレン領域に対してマスクを
使用する拡散又はイオン注入により１０１９ｃｒｎ−３
以上の密度でヒ素をドープすることもこの発明の枠内に
ある。
この発明の展開によればフォト・トランジスタの早い表
面状態の密度を低下させるためフォトトランジスタの完
成後にシリコンと水素を含む物質から成る表面安定化層
が設けられる。この処理によりＳｉ／５ｉ０２境界面に
おいて自由原子価が水素で飽和される。表面安定化層材
料としては窒化シリコン又は無定形シリコンが適当であ
りこれらは低圧グロー放電によって沈着させることがで
きる。
この発明のフォト・トランジスタの種々の形態とその製
造方法を図面に示した実施例について説明する。
この発明のフォト・トランジスタの製造に当っては第１
図に示すようにまず低抵抗（約０１Ωｌｃ−）の単結晶
シリコン基板１の表面に熱酸化によって厚さ３０乃至５
　Ｑ　ｎｍの５ｉ０２層２、を作り、その上に厚さ５０
０乃至１０００　ｎｍの無ドープ多結晶シリコン層３を
温度６２５℃においてのシランの熱分解によって析出さ
せる。続いてマスクを使用する拡散又はイオン注入によ
りヒ素イオンを１０１８ｃｆｆｉ−３以上の密度でドー
プされた領域４と５を多結晶シリコン層３内に作る。こ
れらのｎ＋ドープ領域はトランジスタのソース領域とド
レン領域になる。この構造の特に無ドープチャネル領域
１３となる部分に５ｉ０２の保護層６を１００乃至２０
０　ｎｍの厚さに設けその上を少くとも５００ｎｍ厚さ
の窒化シリコン又は無定形シリコンから成る表面安定化
層７で覆う。この層は低圧グロー放電中のＣＶＤ反応に
よる沈着とそれに続くテンパー熱処理によって作られる
。続いてソースとドレンの接続端１４．１５および基板
下面のゲート接続端８をとりつける。
第２図に示した構成の場合には無定形材料例えば５ｉ０
２から成る基板９を出発材料としてこの基板に第１図の
場合と同様に無・ドープ多結晶シリコン層３を蒸気相か
ら析出させる。続いて第１図の場合と同様にｎ生型のソ
ース領域とドレン領域４と５を作った後多結晶シリコン
基板３の表面部分を熱酸化して酸化物層（厚さ３０乃至
５ＱｎｍのＳ　ｉＯ２層）に変える。多結晶シリコン層
の析出と構造形成によってゲート電極１０を作った後窒
化シリコン又は無定形シリコンから成る表面安定化層７
をグロー放電プラズマ中で厚さ少くとも５００ｎｍに析
出させる。第１図の場合と同様に表面安定化層の適当な
部分を除去してソースとドレンの接続端１４．１５とゲ
ート接続端８を設ける。
チャネル幅ｗ＝ｉｏｏμｍ１チャネル長Ｌ＝５μｍのト
ランジスタの照射時と無照射時の特性曲線を第３ａ図と
第３ｂ図に示す。第３ａ図から分るように光照射により
しきい値電圧は約２０Ｖから約２ｖに低下し、移動度は
ほぼ０から約１０（ｙｌ／　Ｖ　ｓまで上昇する。
第３ａ図と第３ｂ図はゲートに印加された周波、数１　
ｋＨｚの交流電圧に対するドレン電流の値を示す。ゲー
ト電圧の大きさはＯｖから＋ＩＯＶまで１ｖステツプで
変えた。第３ａ図に示すように光照射時にはドレン電流
がこのゲート印加交流電圧の値によく追従しているが光
照射が無いと上記の周波数においてはドレン電流はゲー
ト電圧に伴つて増大しない。
【図面の簡単な説明】
第１図と第２図はこの発明の互に異る実施例を示し第３
ａ図と第３ｂ図はこの発明のフォト・トランジスタの特
性曲線の実例を示す。第１図において１：単結晶シリコ
ン基板、２　：　５ｉ０２層、４と５：ｎ＋ドープ領域
、１３：無ドープ・チャネル領域、６　：　５ｉ０２保
護層、７：表面安定化層。

Claims (1)

  1. 【特許請求の範囲】 １）多結晶シリコンの半導体層内にドープされないチャ
    ネル領域によって分離されたソース領域とドレン領域が
    あり、熱酸化によって多結晶シリコン半導体層表面に作
    られた５ｉ０２層によって分離されて半導体層の上にゲ
    ート電極が設けられていることを特徴とする薄膜ＭＯＳ
    フォト・トランジスタ。 ２）　＠比処理による５ｉ０２層を備え、ゲート電極と
    して作用する低抵抗単結晶シリコン基板の上に蒸気相か
    ら沈着することによって多結晶シリコン半導体層が作ら
    れていることを特徴とする特許請求の範囲第１項記載の
    フォト・トランジスタ。 ３）多結晶シリコン半導体層が５ｉ０２　　保護層で覆
    われていることを特徴とする特許請求の範囲第２項記載
    のフォト−・トランジスタ。 ４）多結晶シリコン半導体層が絶縁基板上に蒸気相から
    の沈着によって作られていることを特徴とする特許請求
    の範囲第１項記載のフォト壷トランジスタ。 ５）多結晶シリコン半導体層の厚さが５００乃至１１０
    ００ｎであることを特徴とする特許請求の範囲第１項乃
    至第４項のいずれかに記載のフォト・トランジスタ。 ６）多結晶シリ占ン半導体層内にあるソース領域とドレ
    ン領域がｎ型ドーパントのマスクを使用する拡散又はイ
    オン注入によって作られていることを特徴とする特許−
    求の範囲第１項乃至第５項のいずれかに記載のフォト・
    トランジスタ。 ７）ソース・ドレン間の間隔が３０００　ｎｍより大き
    いことを特徴とする特許請求の範囲第１項乃至羊６項の
    いずれかに記載のフォト・トランジスタ。 ８）熱酸化によって作られた５ｉ０２層の厚さが３０乃
    至５　Ｑ　ｎｍであることを特徴とする特許請求の範囲
    第１項乃至第７項のいずれかに記載のフォト・トランジ
    スタ。 ９）ソース領域とドレン領域がヒ素を１０　　ｃｍ以上
    の密度でドープされていることを特徴とする特許請求の
    範囲第１項乃至第８項のいずれかに記載のフォト・トラ
    ンジスタ。 １０）シリコンと水素を含む物質から成る表面安定化層
    が設けられていることを特徴とする特許請求の範囲第１
    項乃至第９項のいずれかに記載のフォト・トランジスタ
    。 １１）　　表面安定化層が窒化シリコンと無定形シリコ
    ンの一方又はその双方から成り、厚さが少くとも５００
    １ｍであることを特徴とする特許請求の範囲第１０項記
    載の７オト・トランジスタ。 １２）次の工程段階： （ａ）　　厚さ３０乃至５０　ｎｍの讃化物層を低抵抗
    単結晶シリコン基板の熱酸化によって作る、 （′ｂ）シランを６２５℃の温度で熱分解することによ
    り蒸気相から非ドープ多結晶シリコン層を５００乃至１
    ０００　ｎｍの厚さに析出させる、 （Ｃ）　　マスクを使用する拡散又はイオン注入←より
    ヒ素を１０１８ｃｍ−３の密度で入れることにより多結
    晶シリコン層内にソース領域とドレン領域を作る、 （ｄ）　　ソース領域とドレン領域に対する接触形成予
    定区域を除いて全面的にＳ　＋　０２から成る保護層を
    形成させる、 （ｅ）窒化シリコン又は無定形シリコンから成る表面安
    定化層を才、、くともｓ　ｏ　ｏ　ｎｍの厚さに低圧グ
    ロー放電によって析゛出させる、（ｆ）　　低抵抗基板
    に金属接触層を蒸着してソースとドレンの接続端ならび
    にゲート接続端を設ける、 によることを特徴とするフォト・トランジスタの製造方
    法。 １３）次の工程段階： ａ）無定形シリコンの基板上に６２５℃の温度でシラン
    を熱分解して非ドープ多結晶シリコン層を５００乃至１
    ０００１ｍの厚さに析出させる、 ｂ）マスクを使用する拡散又はイオン注入によりヒ素を
    １０１８ｃＩｆＬ−３の密度で入れることにより多結晶
    シリコン層内にソース領域とドレン領域を作る、 Ｃ）ソース領域とドレン領域が作られてし為る多結晶シ
    リコン層を熱酸化することにより厚さ３０乃至５　Ｑ　
    ｎｍの酸化物層を作る、ｄ）シリコンから成るゲート電
    極層を析出させそれに構造を作る、 ｅ）窒化シリコン又は無定形シリコンから成る表面安定
    化層を少くとも５００　ｎｍの厚さにグロー放電によっ
    て析出させる、 ｆ）表面安定化層の該当部分を除去した後ソース領域と
    ドレン領域の接続端ならびにゲート接続端をとりつける
    、 によることを特徴とするフォト・トランジスタの製造方
    法。 １４）周波数１’０ＯＨｚ乃至ＩＭＨｚ、電圧Ｏ乃至１
    ０Ｖの交流電圧をゲート電極に加えることを特徴とする
    多結晶シリコンの半導体層内にドープされないチャ４ネ
    ル額鍼によって分離されたソース領域とドレン領域があ
    り、熱酸化によって多結晶シリコン半導体層表面に作ら
    れたＳ　ｒ　０２層によって分離されて半導体層の上に
    ゲート電極が設けられている薄膜ＭＯＳフォト・トラン
    ジスタの駆動方法。
JP57206831A 1981-11-26 1982-11-25 薄膜ｍｏｓフオト・トランジスタおよびその製造方法ならびに駆動方法 Pending JPS5897877A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19813146981 DE3146981A1 (de) 1981-11-26 1981-11-26 Fototransistor in mos-duennschichttechnik, verfahren zu seiner herstellung und verfahren zu seinem betrieb.
DE31469817 1981-11-26

Publications (1)

Publication Number Publication Date
JPS5897877A true JPS5897877A (ja) 1983-06-10

Family

ID=6147297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57206831A Pending JPS5897877A (ja) 1981-11-26 1982-11-25 薄膜ｍｏｓフオト・トランジスタおよびその製造方法ならびに駆動方法

Country Status (4)

Country Link
US (1) US4823180A (ja)
EP (1) EP0080652B1 (ja)
JP (1) JPS5897877A (ja)
DE (2) DE3146981A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011077629A1 (ja) * 2009-12-25 2011-06-30 シャープ株式会社 フォトセンサー素子、フォトセンサー回路、薄膜トランジスタ基板、表示パネル及びフォトセンサー素子の製造方法

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4727044A (en) 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
US4598305A (en) * 1984-06-18 1986-07-01 Xerox Corporation Depletion mode thin film semiconductor photodetectors
JPH0812905B2 (ja) * 1986-07-11 1996-02-07 キヤノン株式会社 光電変換装置及びその製造方法
US4960719A (en) * 1988-02-04 1990-10-02 Seikosha Co., Ltd. Method for producing amorphous silicon thin film transistor array substrate
GB2215126B (en) * 1988-02-19 1990-11-14 Gen Electric Co Plc Process for manufacturing a thin film transistor
JPH01217421A (ja) * 1988-02-26 1989-08-31 Seikosha Co Ltd 非晶質シリコン薄膜トランジスタアレイ基板およびその製造方法
US5289027A (en) * 1988-12-09 1994-02-22 Hughes Aircraft Company Ultrathin submicron MOSFET with intrinsic channel
US5012314A (en) * 1989-03-31 1991-04-30 Mitsubishi Denki Kabushiki Kaisha Liquid crystal display restoring apparatus
US5027177A (en) * 1989-07-24 1991-06-25 Hughes Aircraft Company Floating base lateral bipolar phototransistor with field effect gate voltage control
US5196911A (en) * 1990-07-26 1993-03-23 Industrial Technology Research Institute High photosensitive depletion-gate thin film transistor
US5689428A (en) * 1990-09-28 1997-11-18 Texas Instruments Incorporated Integrated circuits, transistors, data processing systems, printed wiring boards, digital computers, smart power devices, and processes of manufacture
JPH04299578A (ja) * 1991-03-27 1992-10-22 Canon Inc 光電変換素子及び薄膜半導体装置
US5567550A (en) * 1993-03-25 1996-10-22 Texas Instruments Incorporated Method of making a mask for making integrated circuits
US5719065A (en) 1993-10-01 1998-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with removable spacers
JPH07130974A (ja) * 1993-11-02 1995-05-19 Semiconductor Energy Lab Co Ltd 半導体装置およびその動作方法
US5387068A (en) * 1993-12-06 1995-02-07 Ford Motor Company Method and system for loading rigid sheet material into shipping containers at a work station and end effector for use therein
US5814529A (en) 1995-01-17 1998-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor
JP2655126B2 (ja) * 1995-03-31 1997-09-17 日本電気株式会社 薄膜トランジスタの製造方法
US6420725B1 (en) * 1995-06-07 2002-07-16 Micron Technology, Inc. Method and apparatus for forming an integrated circuit electrode having a reduced contact area
TW334581B (en) * 1996-06-04 1998-06-21 Handotai Energy Kenkyusho Kk Semiconductor integrated circuit and fabrication method thereof
EP1020920B1 (en) 1999-01-11 2010-06-02 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a driver TFT and a pixel TFT on a common substrate
US6590229B1 (en) * 1999-01-21 2003-07-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for production thereof
US6593592B1 (en) 1999-01-29 2003-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having thin film transistors
US7122835B1 (en) * 1999-04-07 2006-10-17 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device and a method of manufacturing the same
JP3989761B2 (ja) 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
JP3989763B2 (ja) 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
TWI270919B (en) 2002-04-15 2007-01-11 Semiconductor Energy Lab Display device and method of fabricating the same
US7256421B2 (en) 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
KR101672344B1 (ko) * 2010-05-20 2016-11-04 삼성전자주식회사 광센싱 회로, 상기 광센싱 회로의 구동 방법, 및 상기 광센싱 회로를 채용한 광센싱 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5214381A (en) * 1975-07-25 1977-02-03 Hitachi Ltd Mis-type semiconductor device
JPS52120785A (en) * 1976-04-05 1977-10-11 Agency Of Ind Science & Technol Light detection semiconductor device
JPS5449082A (en) * 1977-09-26 1979-04-18 Mitsubishi Electric Corp Semiconductor device
JPS5688354A (en) * 1979-12-20 1981-07-17 Toshiba Corp Semiconductor integrated circuit device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL6407445A (ja) * 1964-07-01 1966-01-03
US3459944A (en) * 1966-01-04 1969-08-05 Ibm Photosensitive insulated gate field effect transistor
US3514676A (en) * 1967-10-25 1970-05-26 North American Rockwell Insulated gate complementary field effect transistors gate structure
US3840888A (en) * 1969-12-30 1974-10-08 Ibm Complementary mosfet device structure
US3704376A (en) * 1971-05-24 1972-11-28 Inventors & Investors Inc Photo-electric junction field-effect sensors
US3749987A (en) * 1971-08-09 1973-07-31 Ibm Semiconductor device embodying field effect transistors and schottky barrier diodes
DE2440325A1 (de) * 1974-08-22 1976-03-11 Siemens Ag Lichtempfindlicher transistor
US4143266A (en) * 1974-09-13 1979-03-06 Commissariat A L'energie Atomique Method and device for detecting radiatons
JPS5519850A (en) * 1978-07-31 1980-02-12 Hitachi Ltd Semiconductor
DE2836911C2 (de) * 1978-08-23 1986-11-06 Siemens AG, 1000 Berlin und 8000 München Passivierungsschicht für Halbleiterbauelemente
US4272880A (en) * 1979-04-20 1981-06-16 Intel Corporation MOS/SOS Process
JPS5617083A (en) * 1979-07-20 1981-02-18 Hitachi Ltd Semiconductor device and its manufacture
JPS5626467A (en) * 1979-08-10 1981-03-14 Toshiba Corp Semiconductor device and the manufacturing process

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5214381A (en) * 1975-07-25 1977-02-03 Hitachi Ltd Mis-type semiconductor device
JPS52120785A (en) * 1976-04-05 1977-10-11 Agency Of Ind Science & Technol Light detection semiconductor device
JPS5449082A (en) * 1977-09-26 1979-04-18 Mitsubishi Electric Corp Semiconductor device
JPS5688354A (en) * 1979-12-20 1981-07-17 Toshiba Corp Semiconductor integrated circuit device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011077629A1 (ja) * 2009-12-25 2011-06-30 シャープ株式会社 フォトセンサー素子、フォトセンサー回路、薄膜トランジスタ基板、表示パネル及びフォトセンサー素子の製造方法
US8614493B2 (en) 2009-12-25 2013-12-24 Sharp Kabushiki Kaisha Photosensor element, photosensor circuit, thin film transistor substrate, display panel, and method for manufacturing photosensor element

Also Published As

Publication number Publication date
EP0080652B1 (de) 1988-08-10
EP0080652A3 (en) 1985-10-23
DE3146981A1 (de) 1983-06-01
US4823180A (en) 1989-04-18
EP0080652A2 (de) 1983-06-08
DE3278897D1 (en) 1988-09-15

Similar Documents

Publication Publication Date Title
JPS5897877A (ja) 薄膜ｍｏｓフオト・トランジスタおよびその製造方法ならびに駆動方法
US5498555A (en) Method of making LDD with polysilicon and dielectric spacers
US5998844A (en) Semiconductor constructions comprising electrically conductive plugs having monocrystalline and polycrystalline silicon
US4108686A (en) Method of making an insulated gate field effect transistor by implanted double counterdoping
US4204894A (en) Process for fabrication of semiconductors utilizing selectively etchable diffusion sources in combination with melt-flow techniques
US5272361A (en) Field effect semiconductor device with immunity to hot carrier effects
CA1063731A (en) Method for making transistor structures having impurity regions separated by a short lateral distance
JPS5932172A (ja) シヨツトキ−障壁ｍｏｓデバイスからなる集積回路及びその製造方法
JPH0347577B2 (ja)
JPH0334669B2 (ja)
JPS58210678A (ja) パワ−ｍｏｓｆｅｔ構成体及びその製造方法
EP0291951A2 (en) A semiconductor field effect transistor using single crystalline silicon carbide as a gate insulating layer
JPH03116875A (ja) 薄膜電界効果トランジスタ及び薄膜電界効果トランジスタの製造方法
JPS63281465A (ja) 電界効果トランジスタ及びその中間体の製造方法
US4553314A (en) Method for making a semiconductor device
TW434903B (en) Lateral diffused metal oxide semiconductor transistor
JPS6255710B2 (ja)
JP2523019B2 (ja) 電界効果型半導体装置
JPS6135710B2 (ja)
JPH0918003A (ja) 電界効果トランジスタの製造方法
JPH0740607B2 (ja) 薄膜トランジスタの製造方法
JPS6126264A (ja) 半導体装置の製造方法
JPS6041876B2 (ja) 絶縁ゲ−ト型電界効果トランジスタの製造方法
JP2616034B2 (ja) 半導体集積回路装置
JP2565192B2 (ja) 半導体装置の製造方法