JPS5898813A - デジタル信号の再生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、ＡＭ変調やＦＭ変調などのキャリア変調方
式によらないベースバンドで記録されたデジタル信号の
再生装置の、特にフレーム同期信号（ブロック同期信号
）の補償回路部に関する。

例えば、オーディオ信号がデジタルＰＣＭ化されてディ
スクに記録され、この記録されたデジタルＰＣＭオーデ
ィオ信号がこのディスクより再生される装置が知られて
いる。このＰＣＭオーディオディスクの記録再生装置の
場合、ＰＣＭオーディオ信号を記録するに当っては、Ａ
Ｍ変調やＦＭ変調などのキャリア変調方式によらないベ
ースバンドで記録する方式が採られている。そしてこの
場合、通常ランレングスリミテッドコード（ｒｕｎ　ｌ
ｅｎｇｔｂｌｉｍｉｔｔｅｄ　ｃｏｄｅ　）の変調方法
が用いられる。この変調方法は、０”または°゛１″の
データに関して２つのデータの遷移（トランジション）
間の最小反転間隔を長くして記録効率を高くすると共に
最大反転間隔を短かいものとして再生側におけるセルフ
クロックの容易化を図るものである。

ところで、デジタル信号を記録、再生する際にはデジタ
ル信号の誤り訂正その他の処理を容易にするため複数サ
ンプル毎にブロック化し、そのブロック化したもの毎に
処理するようにしている。

この１ブロック分の長さを１フレ一ム期間としてデジタ
ルオーディオディスクでは扱っている。そして、この１
ブロツク毎のデーターに対してフレーム同期信号（ブロ
ック同期信号）がその先頭の部分に挿入され、１ブロッ
ク単位の目印とされている。

このフレーム同期信号としては、この場合、最大反転間
隔が連続する変調出力は通常の変調によっては現れない
ことを利用して、この最大反転間隔が２回連続するビッ
トパターン、すなわち”１”の区間が最大反転間隔の間
続くとともに、これに続いて”０”の区間が最大反転間
隔区間続くようなパターンをフレーム同期信号として用
いるようにしている。

前述もしたように、このフレーム同期信号を再生側では
検出し、このフレーム同期信号を検出したことによりそ
の後のデータを適宜処理するわけであるが、以下のよう
な理由により、このフレーム同期信号が正しく検出され
ない場合があり、一般に再生側にはフレーム同期信号の
補償回路が設けられる。

すなわち１例えばディスクに生じた傷などによりフレー
ム同期信号が欠落してしまう場合がある。

また、フレーム同期信号と類似するパルス状のノイズが
再生信号に混入され、これが誤ってフレーム同期信号と
して再生され、その後の処理を誤らせる結果となるよう
な場合もある。さらに音声信号の頭出しのようなサーチ
モードなどのときにはフレーム同期信号は検出されない
がこのサーチモードが終了した後即座にフレーム同期信
号が得られないと、サーチモードから通常の再生モード
に切り換った後から安定な再生信号が得られるのにしば
らくの時間が必要になるということにもなる。

その他種々の原因によりフレーム同期信号の周期が変わ
ることがあり、それを補正する必要もある。

このようなフレーム同期信号の補償回路としては、従来
第１図に示すようなものが知られている。

すなわち第１図において、入力端（１）を通じた再生Ｐ
ＣＭオーディオデータ（ＮＲＺデータ）はレジスタ（２
）に供給される。このレジスタ（２）はフレーム同期信
号の長さに相当するｎビット分の段数を有するもので、
ｎビット並列のデータがこのレジスタによりフレーム同
期信号検出回路（３）に供給され、前述のビットパター
ンのフレーム同期信号カバターンの一致をとることによ
り検出される。

また、このレジスタ（２）の出力は１ブロック分のデー
タのメモリー（４）に供給され、１フレ一ム期間内の、
すなわち１ブロック分の全てのデータがこのメモリーに
書き込まれる。このメモリーに１ブロック分のデータが
全て書き込まれると、このメモリーより各データはレジ
スタ（５）に供給される。

すなわち、メモ’Ｊ　−（４）からは１フレーム期間分
遅れたデータが得られ、これがレジスタ（５）に供給さ
れることになる。このレジスタ（５）もレジスタ（２）
と同様にｎビット分の段数を有し、ｎビット並列のデー
タがフレーム同期信号検出回路（６）に供給され。

前述と同様にしてフレーム同期信号が検出される。

さらにこのレジスタ（５）の出力が１ブロック分のデー
タのメモリー（７）に供給されて１フレ一ム期間遅延さ
れた後、レジスタ（８）に供給される。このレジスタも
レジスタ（２）及び（５）と同様で、このレジスタから
のｎビット並列のデータがフレーム同期信号検出回路（
９）に供給され、入力データに対して２フレ一ム期間分
遅れた状態でフレーム同期信号が検出される。

そして、これらフレーム同期信号検出回路（３）。

（６１、＜９１からのフレーム同期信号の検出信号Ｆｏ
　、　ｐｌ。

Ｆ２が多数決論理回路００）に供給され、３つの信号Ｆ
ｏ、Ｆ１．Ｆ２のうち２つ以上の信号の発生時点の位相
が一致しているとき、その一致している時点と出力信号
ＦＡが得られるという多数決論理がこれにおいてとられ
る。ディスクの回転速度が安定で、フレーム同期信号が
正しいフレーム周期で安定に３つの検出回路（３）　、
　（６）　、　（９）から得られているときは、検出回
路（３）　、　（６）　、　（９）の出力信号の位相は
一致したものとなり、多数決論理回路００）からはフレ
ーム周期で常に出力信号ＦＡが得られる。

ドロップアウトによりフレーム同期信号が連続して２個
以上欠落すると、信号ＦＯ、Ｆ　１　、　Ｆ　２　　は
、そのドロップアウトの生じた時点で２つ以上の信号の
位相が一致することはなくなるからこの多数決論理回路
００）から出力信号ＦＡはその時点では得られなくなる
。

カウンタαＢのクロック端子にはクロック発生器ａ３か
らのクロックパルスＣＰが供給される。そしてこのカウ
ンタ（ＩＩ）は１フレ一ム期間、クロック発生器０３）
からのクロックパルスＣＰをカウントするとキャリーパ
ルスＰＣＱ発生するもので、このキャリーパルスＦＣは
フレーム周期の信号となる。したがって多数決論理回路
α０からの信号が得られないときでも、つまり正しい周
期のフレーム同期信号が得られないときでも、このカウ
ンタαυからフレーム周期の信号が得られる。多数決論
理回路α０）から正しい周期のフレーム同期信号が得ら
れれば、そのフレーム同期信号によってカウンタａυは
リセットされるからキャリーパルスＦｃも検出されたフ
レーム同期信号と全く同じ位相の信号となる。

このキャリーパルスＦＣはオアゲート０２の他方の入力
端に供給される。したがってオアゲート０２）からは多
数決論理回路００）からのフレーム同期信号が正しいも
のであれば、このフレーム同期がそのまま取り出され、
ドロップアウト等により多数決論理回路（ＩＱ＋より信
号が得られないときはカウンタ０１）からの出力キャリ
ーパルスＦＣがこれより出力端側に得られることになる
。。

なお、０５はＰＣＭオーディオデータの出力端である。

この回路の動作を、タイムチャートを参照してさらに説
明しよう。

再生デジタル信号を得るには、ディスクから取り出した
信号を、この信号に同期したクロック信号によってビッ
ト同期させる必要があるが、このビット同期回路におい
て上記クロック信号と再生信号との相対的位相ずれがあ
ると、それが積算されることにより１サイクル分抜けた
り増えたりするサイクルスリップ現象が生じる。通常の
再生モードにおいては、ビット同期回路を構成するＰＬ
Ｌ回路の可変周波数発振器の周波数とローパスフィルタ
の時定数とを選定して、サイクルスリップによって生じ
る時間的誤差は±１〜２ビット程度におさえられている
。

第２図はこのサイクルスリップ現象のうち、フレーム同
期信号の周期が短くなる現象が生じたとき及びドロップ
アウトが生じたときの各信号を示している。

すなわち第２図Ａ、Ｂ及びＣはフレーム同期信号検出回
路（３）　、　（６１及び（９）の出力信号”Ｏｒ　”
１及びＦ２をそれぞれ示している。フレーム同期信号検
出回路（３）の出力信号Ｆｏは入力端（１）よりの再生
信号からフレーム同期信号を検出した検出信号であり、
フレーム同期信号検出回路（６）の出力信号Ｆ１はそれ
が１フレ一ム期間遅延された状態の信号であり、また７
レ一ム同期検出回路（９）の出力信号Ｆ２はそれがさら
に１フレ一ム期間遅延された状態の信号である。

この場合、第２図Ａにおいて３番目と４番目のフレーム
同期信号の周期がサイクルスリップにより短くなった場
合であり、また同図において７番目と８番目のブロック
同期信号がドロップアウトにより欠如した場合である。

１だ、第２図で○印で示す周期は正規のフレーム周期、
Ｘ印で示すのは誤った周期である。

この場合、この第２図から明らかなように、サイクルス
リップを生じた部分においては、多数決論理回路０■の
出力信号Ｆ’Ａとしては、同図りに示すように、４番目
のフレーム同期信号に対しては、フレーム同期信号検出
回路（６）からの信号Ｆ１と、フレーム同期信号（９）
からの信号Ｆ２の位相が同じであるためこの時点で得ら
れ、一方５番目のフレーム同期信号に対しては、信号Ｆ
ｏと信号Ｆ１のその位相が同じであるから、この時点で
取り出されることになる。

この多数決論理回路α０）の出力によってカウンタＱ］
）はリセットされるから、カウンタ（ＩＩ）からは同図
Ｅに示すような信号ＦＣが得られる。第２図Ｅにおいて
、第５番目のフレーム周期の信号がカウンタαυから得
られないのは、第４番目と第５番目の間の期間の長さは
フレーム周期よりも短いため５カウンタａυよりキャリ
ーパルスＰＣが得られる前に多数決論理回路００）から
のパルスによりとのカウンタα１）がリセットされてし
まうからである。

多数決論理回路００）の出力ＦＡとカウンタαυがらの
出力Ｆ’Ｃとのオアゲート出力が端子α（イ）に、フレ
ーム同期信号の出力信号ＦＣとして同図Ｆに示すような
ものが得られる。この場合、ドロップアウト期間のフレ
ーム同期信号はカウンタθ１）から得られるフレーム周
期のキャリーパルスが内挿されて得うレることが図から
明らかであろう。

第３図はサイクルスリップが第３番目のフレーム同期信
号と第４番目のフレーム同期信号との間において生じ、
その長さが１フレ一ム周期よりも長くなった場合及び前
述と同様に、ドロップアウトが生じた場合の例である。

この場合において、信号Ｆｏ、Ｆ１．Ｆ２は同図Ａ、Ｂ
、Ｃにそれぞれ示し、また信号ＦＡ　、　ＦＣ、Ｆ’Ｇ
は同図り、　Ｅ、　Ｆに第２図と対応して示している。

この例の場合、サイクルスリップの長さが１フレ一ム周
期よりも長いから、第２図の例のようにカウンタ０υに
おいてキャリーパルスが得られる前にリセットされてし
まうことがないため、同図Ｅに示すように、フレーム周
期のキャリーパルスは得られるが、この得られたキャリ
ーパルスと次のキャリーパルスの間の時点において多数
決論理回路ａＱからのパルスＦ’Ａによってカウンタ（
１１）はリセットされるので、その間の周期はサイクル
スリップに応じたもの、つまり１フレ一ム周期よりも大
きいものとなっている。したがって端子ａ４）ＶＣ得ら
れる信号ＦＣは同図Ｆに示すようなものとなる。

第４図は再生信号中のノイズが疑似フレーム同期信号と
して混入された場合及び再生装置がサーチモードとなっ
てこのサーチモードの期間、フレーム同期信号検出回路
（３）　、　（６）　、　（９）においてフレーム同期
信号が検出されない場合である。第４図Ａ。

Ｂ、Ｃ及びり、Ｅ、Ｆは第２図及び第３図と同様に信号
”Ｏ＋　Ｆｌ　、”２及びＦＡ　、　ＦＣ、ＰＣをそれ
ぞれ示すものである。

この場合疑似同期信号として混入したパルスは信号Ｆｏ
　＋　Ｆｌ　、　Ｆ２　において互いに発生位置が重な
ることはないから、この多数決論理回路ａ■の出力信号
ＦＡとしては同図りに示すように、この疑似同期パルス
が除去された状態で得られる。

そして再生装置がサーチモードであるためフレーム同期
信号が得られない期間においては、カウンタ０υからフ
レーム周期の信号が順次得られ、これが端子０４）に得
られることになる。そしてサーチモードが終了した後に
おいては、このサーチモード終了後から数えて第２番目
のフレーム同期信号の位置において多数決論理回路α〔
より出力パルスＦ’Ａが得られることになるから、これ
によってカウンタαυが次のキャリーパルスが得られる
前にリセットされることになる。したがって同図Ｅに示
すように、この間の期間は１フレ一ム周期より長くなる
ことになるが、端子側には同図Ｆに示すような信号が得
られる。つまり、サーチモード終了後、即座に正しいフ
レーム周期の信号が出力される。

以上のようにして、サイクルスリップやサーチモードの
ときのような異常なとき、またはドロップアウトやノイ
ズ等の混入に対して略正しいフレーム同期信号か補償さ
れて得られるものである。

ところでこの従来の回路においてはメモリーが必要にな
るとともに、このメモリーが高速である必要があり、ま
た多数決論理回路を用いているたメ、疑似フレーム同期
パルスが各１フレ一ム周期の期間の同じ位置で連続して
得られるような場合、これを除くことができないという
不都合があった。

この発明は以上の欠点を除去できるようにした回路を提
案しようとするものである。

この発明においては次の点が考慮されている。

すなわち、■再生信号に生じるサイクルスリップは通常
は±１ないし２ビット程度であって、フレーム周期に対
して極端に小さいものであること、■フレーム同期信号
のパターンは普通特殊なものが選ばれるため、フレーム
同期信号検出のためのパターン検出に対してはその前後
に比較的安全な領域を持つこと、■フレーム同期信号の
パターンは変調方式から見て規則外のものが選ばれるこ
とが多く、ランダムなデータ列中ではドロップアウトや
疑似同期信号の混入がない限り、同じパターンの生起確
率はＯか、非常に小さいものであること、である。

以下、この発明によるフレーム同期信号の補償回路の一
例を図を参照しながら説明しよう。

第５図はこの発明による補償回路の系統図の一例であり
、入力端（２１）を通じた再生ＰＣＭオーディオ信号（
ＮＲＺデータ）はフレーム同期信号検出回路（２ツに供
給される。このフレーム同期信号検出回路（２限マ前述
の例と同様にデータ中からフレーム同期信号と同じビッ
トパターンの信号を検出するもので、この回路（２２１
において検出されたフレーム同期信号はゲート回路（２
：勺に供給される。このゲート回路（２（８）にはオア
ゲート（２（イ）の出力信号がゲート信号として供給さ
れろ。この場合オアゲート（２（イ）の出力信号である
ゲート信号は後述するようにして正規のフレーム同期信
号の生起位置に対し、±３ビット程度のパルス幅を有す
るようなウィンドウパルスとされる。したがって、正し
い位置においてフレーム同期信号が検出回路（２功で検
出されると、その検出信号８ＦＯはこのゲート回路（２
３）を通じて得られる。

ゲート回路（２３）を通じて得られたフレーム同期信号
の検出信号ＳＦ’ｗはオアゲート（２最の一方の入力端
に供給されるとともにカウンタＣ０のクリア端子に供給
される。このカウンタ０Ｑのクロック端子にはクロック
発生器（５）からのクロックパルスＣＰが供給される。

このクロック発生器翰は再生信号のクロック成分に同期
するようにされており、例えばＰＬＬ回路が用いられる
。したがって、このカウンタ（２６）からは再生信号に
同期したフレーム周期のキャリーパルスＳＦ’Ｃが得ら
れるようにされている。

そしてとのカウンタ（２６）から得られるフレーム周期
の信号がオアゲート（２５）の他方の入力端に供給され
る。

なお、このクロック発生器（２力の出力クロックはフレ
ーム同期信号検出用のクロックとしても用いられる。

ゲート回路（２３１のゲート信号〜はこのカウンタｃ！
６）のカウント値出力に基づいて次のようにして形成さ
れる。

すなわちカウンタ（２６）のカウント値がフレーム周期
に相当するカウント値Ｎよりサイクルスリップの最大値
、例えばデータの３ビット分に相当する数だけ少ない数
になると検出器（２８）においてそれが検出され、その
検出出力によって７リツプフロツブ回路（至）がセット
される。捷たカウンタ（２６）のカウント値がデータの
３ビット分に相当する値になるとそれが検出回路（ハ）
において検出され、その検出出力によりフリップフロッ
プ回路間かリセットされる。カウンタ（イ）がフレーム
周期の信号ＳＰＷによりクリアされることを考えればフ
リップフロップ回路（７）からはフレーム同期信号の位
置より手前３ピット分の位置において立ち上がり、フレ
ーム同期信号の位置より３ビット分遅れた時点において
立ち下がる信号が得られ、これがオアゲー）　０４）を
通じてゲート信号蹟としてゲート回路（ハ）に供給され
る。

なお、フレーム同期信号とカウンタ（２６）の出力キャ
リーパルスＳＦ’Ｃの位相がずれてしまっている場合に
はゲート回路ｅ３）からはフレーム同期信号の検出信号
８１”ｗが得られなくなるが、その場合には次のように
してカウンタ（２６）が強制的にクリアされて、両者の
位相が一致するようにされている。

すなわち０１）はその状態を検出するための監視用カウ
ンタである。このカウンタｔ３１）のクリア端子にはゲ
ート回路（２３）から得られるフレーム同期信号の検出
信号ＳＰｗが供給され、１だクロック端子には検出器（
至）の出力パルスが供給される。

この場合、カウンタ（２６）においては常にクロックパ
ルスＣＰをカウントしているので検出器ＣＩ’９）から
はフレーム周期でパルスが得られ、これがカウンタＧ＋
）でカウントされることになるが、ゲート回路（２３）
からフレーム同期信号の検出信号が得られている間はカ
ウンタ（３１）のクリア端子には１フレ一ム周期でフレ
ーム同期信号の検出信号ＳＦ’ｗが供給されているから
このカウンタＧυは検出器（至）からのパルスが１個カ
ウントされる毎にクリアされ、このカウンタＣ３１）の
カウント値は歩進しない。一方、ゲート回路からフレー
ム同期信号が得られなくなると、このカウンタノ１）は
クリアされずに検出益田からのパルスをカウントする。

そして、そのカウント値が所定数例えば「８」になると
、このカウンタ（３１）の出力信号ＳＩ、がハイレベル
となる。この出力信号ｓＬはこのカウンタＣ３１）のイ
ネーブル端子に供給されており、このため、カウンタ（
３］）はカウントを停止する。この出力信号ＳＬはオア
ゲー）　（２４）を通じてゲート回路■４に供給される
。つ壕り、ゲート信号〜は常にハイレベルとなり、ゲー
ト回路Ｃ３）は開放状態になる。そして、フレーム同期
信号検出回路（２２）からのパルスがこのゲート回路（
２３）より得られると、とのカウンタｃＩ）がクリアさ
れ、その出力信号ｓＬがローレベルに落ちるとともにと
のカウンタＧυがカウント可能状態に戻る。

つまり、カウンタ（２６）の出力キャリーパルスＳＦＣ
の位相が再生信号中のフレーム同期信号に対して大きく
ずれウィンドウパルスＰｗ内にフレーム同期信号の検出
信号が入らないときは、監視用カウンタｃ３１）でこれ
が検出され、強制的にカウンタｃ！６）の出力キャリー
パルスＳＦＣの位相が再生信号のフレーム同期信号位置
に一致するようにこのカウンタ（２６）がクリアされる
ものである。

この第５図の回路の動作を前述の従来例の場合と同様に
タイムチャートを参照してさらに説明しよう。

第６図は第２図に対応するもので、サイクルスリップに
よって１フレ一ム周期より短い期間が生じた場合及びド
ロップアウトが生じた場合の動作例である。同図Ａはフ
レーム同期信号検出回路０渇の出力ＳＦｏであり、同図
Ｂはオアゲート（２）の出力Ｐｗであり、また同図Ｃは
ゲート回路Ｃ２３）の出力ＳＰｗであり、同図りはカウ
ンタ（イ）の出力キャリーパルスＳＦＣであり、さらに
同図Ｅはオアゲート（２つの出力ＳＦＧである。この図
から明らかなようにフレーム周期よりも短くなるような
サイクルスリップが生じたときはウィンドウパルスの幅
が同図Ｂに示すように短くなるが、それが正規のフレー
ム同期信号位置に対して−３ビツト以内であればゲート
回路Ｃ２３）より検出パルスが得られることになる。つ
まり、サイクルスリップが高々±３ビットであることか
ら、フレーム同期信号の検出信号はゲート回路（２３）
より得られるものである。

ここで、この時点でのパルスによってカウンタ（イ）は
キャリーパルスＳＦＣを発生する前にクリアされるので
、このカウンタ（２６）の出力キャリーパルスＳＦｃは
同図りに示すようにこのサイクルスリップが生じた期間
ぬけることになる。

一方ドロップアウトの生じたときには、ゲート信号〜の
ウィンドウパルス幅内にフレーム同期信号は存在しない
からゲート回路（２濁の出力にはフレーム同期信号は現
れない。しかしドロップアウトが生じる前のフレーム同
期信号の検出信号によってカウンタ（２６）が正しくク
リアされているのでカウンタ（至）の出力キャリーパル
スＳＦＣは正シいフレーム周期の信号となり、これがオ
アゲートを通じて信号ＳＦ’Ｇとして取り出されること
になる。

第７図は同様にサイクルスリップ及びドロップアウトが
生じたときで、この例はサイクルスリップが生じたこと
によってフレーム周期よりも長い期間となった場合であ
る。この場合にはカウンタ（２６）はキャリーパルスＳ
Ｆ’Ｃを発生した後にゲート回路（２３＋から得られる
信号ＳＰｗによってクリアされるのでこのサイクルスリ
ップが生じた後の期間の長さが正規のものとは異ったも
のとなる。しかしオアゲー）＆■の出力としては同図Ｅ
に示すようなものとなる。

第８図は疑似同期パルスの混入した場合及び再生装置を
サーチモードにしたことによってフレーム同期信号が長
期に亘って欠如した場合である。

この場合には疑似同期パルスがウィンドウパルス幅内に
入ることは極めて希であることからこの疑似同期パルス
が除去された状態でゲート回路（ハ）よりフレーム同期
信号の検出信号が得られる。一方、フレーム同期信号検
出回路＠よりフレーム同期信号が得られないサーチモー
ドの期間においては、監視用のカウンタＣ３１）におい
て８フレ一ム期間フレーム同期信号がないことが検出さ
れると、このカウンタＧυの出力信号ＳＴ、（第８図Ｆ
）によってゲート回路（社）が開放状態とされ、サーチ
モードの後にノーマルモードとなったことにより検出さ
れるフレーム同期信号がゲート回路（２３）よりゲート
されるとと、これによって監視用カウンタ（３［Ｆ］が
クリアされるとともにカウンタＣ２６）がクリアされる
。したがってカウンタ圀）の出力パルスＳＦｃは同図り
に示すようにサーチモードの後の時点において若干不連
続とはなるもののその後は正しいフレーム周期の信号が
得られるようになる。

以上述べたようにして、この発明によれば従来のように
容量の大きいメモリー等を用いることなく、簡単な構成
によりフレーム同期信号の補償回路が実現できるもので
ある。

また、サイクルスリップが生じる時間要分だけ見込んだ
ウィンドウ幅のゲートパルスによりフレーム同期信号の
検出信号をゲートするようにしたので、各フレーム周期
内の同じ位置において誤ったパルスがフレーム同期信号
検出回路より得られたとしても、その誤ったパルスを除
去できるという効果がある。

なお、この発明はデジタルＰＣＭオーディオディスクの
再生装置の場合に限らず、デジタル信号をベースバンド
記録する場合においてブロック同期信号等を検出する場
合の補償回路に用いることができることは勿論である。

【図面の簡単な説明】

第１図は従来のフレーム同期信号の補償回路の一例を示
す系統図、第２図、第３図及び第４図はその説明のため
のタイムチャート、第５図はこの発明によるフレーム同
期信号の補償回路の一例の系統図、第６図、第７図、第
８図はその説明のためのタイムチャートである。 第１図

Claims (1)

1. 【特許請求の範囲】 １、ランレングスリミテッドコードで変調されるととも
   に単位時間分毎にブロック化され、このブロック単位の
   データに対して上記ランレングスリミテッドコードの通
   常の変調では現われないビットパターンが同期信号とし
   て付加された状態のデジタル信号を再生する装置であっ
   て、再生された上記デジタル信号から上記同期信号を検
   出する検出回路と、この検出回路からの上記同期信号の
   検出信号をゲートｆるゲート回路と、このゲート回路の
   出力信号に基づいて、上記同期信号が得られる時点の前
   後の若干の期間分のパルス幅を有するウィンドウパルス
   を形成するウィンドウパルス形成回路とを有し、上記ウ
   ィンドウパルスが上記ゲート回路のゲート信号とされて
   、上記パルス幅区間、上記ゲート回路が開となるように
   されたデジタル信号の再生装置。 ２、　ランレングスリミテッドコードで変調されるとと
   もに単位時間分毎にブロック化され、このブロック単位
   のデータに対して上記ランレングスリミテッドコードの
   通常の変調では現われないビットパターンが同期信号と
   して付加された状態のデジタル信号を再生する装置であ
   って、再生された上記デジタル信号から上記同期信号を
   検出する検出回路と、この検出回路からの上記同期信号
   の検出信号をゲートするゲート回路と、このゲート回路
   の出力信号に基づいて、上記同期信号が得られる時点の
   前後の若干の期間分のパルス幅を有するウィンドウパル
   スを形成し、このウィンドウパルスを上記ゲート回路に
   供給して上記パルス幅区間上にゲート回路を開となすウ
   ィンドウパルス形成回路と、上記ゲート回路の出力信号
   によってクリアされるとともに上記ウィンドウパルス形
   成回路より得られるフレーム周期の信号をクロックとし
   てカウントし、そのカウント値が設定された値以上にな
   ったとき、上記ゲート回路を強制的に開放状態にして上
   記ウィンドウパルスの位相が再生デジタル信号のフレー
   ム同期信号の位相とずれ”〔いることを補正する監視回
   路とを有するデジタル信号の再生装置。