JPS5898815A - 同期信号回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ■・」−−− ＰＣＭ信号を記録・再生する際に用いるＰＣＭプロセノ
ザ等の同期信号回路に関する。

オーディオ信号をＰＣＭ変換し、そのＰＣＭ信号をビデ
オテープレコーダに供給するとともに、ビデオテープレ
コーダから出力されるＰＣＭ再生信号をオーディオ信号
に変換するＰＣＭプロセノサにおいては、記録時に水平
及び垂直同期信号をＰＣＭ信号と共に記録し、再生時に
ＰＣＭ再生信号から同期信号を取出し、その同期信号を
利用してＰＣＭ信号を処理するようにしていた。しかし
、ＰＣＭ再生信号から分離されたばかりの同期信号には
、種々のノイズや、テープスピードの変動等によるジッ
ターが含寸れていたり、一部同期信号の欠落があったり
するので分離された同期信号を再処理する同期信号回路
が一般に使用されていた。

一般に従来使用されていた同期信号回路は第１図に示す
ように、ＰＣＭプロセソサのマスタークロ，りからクロ
ック信号を作る信号発生回路（１ンより出力されるクロ
ック信号が分周器（２）に導かれ、分周された後にフリ
ノブフロップ、単安定マルチバイブレータで構成された
同期信号発生器（５）に人力され、同期信号発生器（５
）の単安定マルチバイブレータの出力が水平同期信号と
して取り出される。

同期信号発生器（５）の同期を取るために水平同期信号
を分離する同期分離回路（３）から取り出した水平同期
信号の端部（ネガティブエツジ）を検出し、このネガテ
ィブエツジによって一定時間出力をミ−ティングするエ
ツジ検出器（４）にネガティブエツジを人力して動作さ
せ、エツジ検出器（４）から出力されたパルス信号を同
期信号発生器（５）に人力し、同期信号発生器（５）の
フリップフロップをクリア（リセット）シている。また
、同期信号発生器（５）から垂直同期信号発生器（６）
にトリガ信号を送り、垂直同期信号発生器（６）の一部
を成す単安定マルチバイブレークを動作させ、垂直同期
信号発生器（６）から垂直同期信号を取り出していた。

ところで、上記のような従来の同期信号回路ではノイズ
やシフターに関して補償されているものの、同期分離回
路からの信号に、磁気テープの磁性塗料の塗布むらや脱
落などに基く、パルスの欠落が生じた場合には補正する
処理がなされていなかったため、パルスの欠落によるエ
ラーが生じ、外だ、同期分離回路からの信号の位相がズ
した場合誤動作奮起す等の欠点があった。

本発明はこのような従来回路の欠点を解消したものであ
り、人力同期信号のパルス欠落に対して補正を行ない、
かつ、位相のズレを検出して追従性の良い同期信号回路
を提供するものである。更に、ディスクリートな部品を
少なくすることにより、回路の集積化を可能とするもの
である。

以下、本発明を実施例を用いて説明する。

第２図は本発明による同期信号回路の一実施例であるＰ
ＣＭプロセッサーの要部ブロック図であり、同図におい
て信号発生回路（７）からの出力信号はバイナリ・カウ
ンタ用のフリ、プフロップで構成された分周器（８）を
通って、フリ、プフロップ、単安定マルチバイブレータ
で構成された同期信号発生器（１１）に人力され、同期
信号発生器（１１）の単安定マルチパイブレ〜りの出力
が水平同期信号として取り出される。同期信号発生器（
１１）の同期を取るために補正回路０４）を通過した信
号（つ）のネガティブエツジを検出し、このネガティブ
エツジをＮＯＲゲ−ト（２２）と単安定マルチバイブレ
ータ（２３）で構成されたエツジ検出器００）に入力し
てエツジ検出器（１０）の出力を一定時間ミ一ティング
させ、エツジ検出器（１０）から出力されたパルス信号
（力）を同期信号発生器（印に人力し、同期信号発生器
（１１）のフリップフロップをリセットする。

同期信号回路により得られた同期信号（コ）は補正回路
（１４）により帰還され、補正回路（１４）のＯＲゲー
ト（２０）を通って出力信号（イ）がＡＮＤゲート（２
１）に人力され、同期分離回路（９）から人力される入
力信号（至）の信号が欠落しても信号（イ）によって補
正する。また、同期分離回路（９）からの人力信号（ト
）と同期信号回路の同期信号（コ）との間に、位相のズ
レが生じた場合には、検出回路０３）により位相のズレ
を検出し、補正回路０４）テよる帰還を一担停止して補
正回路０４）での位相のズレによる影響をなくする。

次にこのように構成された同期信号回路の動作を第３図
及び第４図のタイミングチャートラ用いて説明する。

第３図は同期分離回路（９）から出力された信号がパル
スの欠落を含む場合のタイミングチャートを示している
。同期分離回路（９）からの人力信号（２）において正
規の信号パルス（Ｈ８）、（Ｉ（２）、（Ｈ３）、（Ｈ
４）、（トｔｓ）、（Ｈｏ）と共にパルスの欠落（Ｈｌ
）（Ｉ（［＋）、（Ｈ７）が生じているとき、この人力
信号（７１は補正回路Ｑ４）においてＯＲゲート（２０
）の出力信号（イ）と共にＡＮＤゲート（２１）に供給
され、出力信号（つ）がエツジ検出器θ０）のＮＯＲゲ
ート（２２）に単安定マルチバイブレータ図）から帰還
された信号（（イ）と共に供給され、パルス（Ｈ２）、
（Ｈ４）、（Ｈ８）がミ−ティングされた第３図（１）
に示す信号が得られる。

この得られた信号により単安定マルチバイブレータ（２
３）をトリガし、出力信号が微分回路を通って第３図（
力）に示す信号となり、分周器（８）及び同期信号発生
器（１１）のリセット信号となる。

また、信号発生回路（力から出力された信号は分周器（
８）のカウンタ用のフリップフロップにクロック信号と
して入力され、エツジ検出器（１０）からの信号（力）
でリセットされ外から、カウンタ側のフリ。

ブフロ、プで構成された分周器（８）から同期信号発生
器（１１）に第３図（＠に示す信号を出力する。この信
号（キ）は同期信号発生器（１１）のフリップフロップ
のクロ、り信号として入力され、エツジ検出器（１０）
からの信号（イ））でリセットされながら第３図り）、
沙）に示すように分周された後、単安定マルチバイブレ
ーク（１５）に入力されて出力信号として同期信号（コ
）が得られる。単安定マルチバイブレータ（１勺の他方
の出力信吋は検出回路（１３）の単安定マルチバイブレ
ーク（１Ｇ）のトリガとして働き、第３図籐）に示すよ
うな出力信号が単安定マルチバイブレータ（＋６）から
得られ抵抗器（Ｒ・、）とコンデンサ（Ｃ１）とで決定
される時間Ｔ＋　（７）　間にフリ、プフロップ（１η
に入力信号（イ）から検出回路（１３）のインバータ（
掘を通った信号が入力されると、単安定マルチバイブレ
ーク（１８）のトリガ信号を出力する。

第３図で示すような入力信号（７）の場合には時間Ｔ、
の間に入力信号（７）からの信号パルスが検出回路（１
３）のフリ、プフロップ（１７）に入力されることはな
くフリ、ブフロ、ブ（１７）からトリガ信号が出力され
ないために検出回路（Ｒ３）の出力信号である第３図Ｃ
ヒ）はローレベルのま寸である。この出力信−弓□□□
）は補正回路（１４）のＯＲゲート（２０）に同期信号
回路の出力信号（コ）と共に供給され、この場合には同
期信号回路（１１）の同期信号（コ）がそのままＯＲゲ
ート（２０）を通る信号（イ）となり、補正回路（１４
）のＡＮＤゲー１−　（２＋）に供給されることになる
。従って、同期信号回路の正規の同期信号（コ）が帰還
されて人力信号（７）と共に補正回路（１４）のＡ、　
Ｎ　Ｄゲー）　（２＋）に供給され、たとえ入力信号に
欠落があっても信号（イ）によってパルス欠落の補正が
行なわれる。

第４図は同期分離回路（９）から出力された信号がジッ
ター等による位相のズレを生じる場合のタイミンクチャ
ートを示している。この場合、帰還をかけると位相のズ
した信号と帰還された信号とが補正回路（１４）を通過
してエツジ検出器（ｌＯ）に入力されるため帰還を一旦
停止させる必要がある。

入力信″Ｊ７）において正規の信号パルス（＋’−１＋
　）、（Ｉ（２）に対して（１−Ｔ　３　）以降の信号
パルスに位相のズレが生じており、（Ｉ（１）、（Ｉ（
、＜、　）、（ＨＯｌ（所）、（Ｈ；）、（ＨＯｌ（Ｈ
コ）となっている。

正規の信号パルス（Ｈｌ）、（Ｒ２）により正規の動作
を行ない、信号パルス（Ｒ３）以降位相がズレると、検
出回路（Ｒ３）において第４図体）で示す単安定マルチ
バイブレータ０６）の出力信号のうちパルス巾Ｔ１時間
内に第４図（至）の信号のうち、信号パルスａ−Ｇ）（
ト■１）がインバータ０９）を通りフリップフロップａ
７）に人力されるため、フリッフロップａ力から単安定
マルチバイブレータ０８）をトリガする信号が出力され
て位相のズレを検出したこととなり、トリガ信号が人力
された単安定マルチバイブレータ（１８）の出力には第
４図（（転）に示すように信号・々ルスｏＧ）及び（Ｈ
，）の時点で・・イレベルとなる出力信号が得られる。

このとき抵抗器（Ｒ２）とコンデンサ（Ｃ２）Ｋよりパ
ルス巾Ｔ２　ｋ決められるので位相のズレを十分に補正
できる程度の時間帰還を停止するように設定する。

検出回路（１３）からの出力信号（ト）は補正回路（１
４）のＯＲゲート（２０）に同期信号回路の同期信号（
コ）と共に供給されているため、ＯＲゲー１−　（２０
）の出力信号（イ）は単安定マルチバイブレータ（１８
）の抵抗器（１１（’２）とコンデンサ（’Ｃ２）で決
定されるパルス巾Ｔ２時間内に第４図（コ）の信号パル
ス（Ｐ、）が供給されたときハイレベルとなり、第４図
（イ）において信号ノ々ルス（Ｎ、）が欠落して帰還が
一担停止された状態となり、第４図（支）の信号パルス
（ｒ−ｒ、；　）の時点でリセットされて同期信号（コ
）と人力信号（７）の位相のズレが修正さね、る。

神だ、実施例では同期信号発生器（１１）により水平同
期信号を発生すると共に垂直同期信号発生器（１２）に
より垂直同期信号を生成している。

従来は第１図に示すように同期信号発生器（５）からの
信号で垂直同期信号発生器（６）の単安定マルチバイブ
レータをトリガすることにより、必要な垂直同期信号を
得ていた。しかしながら、従来の垂直同期信号発生器（
６）にはティスクリードな部品が含捷れていたため集積
化できないという欠点があったＯ 本発明では分周器（８）から信号を取り出し、ゲ−ト回
路及びフリップフロップで構成された垂直同期信号発生
器（１，２に人力し、第４図（略に示す垂直同期信号（
ｇを得る。そして、垂直同期信号を得るためのディスク
リートな部品が不要となり、回路の集積化が可能となる
。また、このとき位相の反転を防ぐために同期信号発生
器（１１）の同期信号（コ）により垂直同期信号発生器
（１２）のフリップフロノプヲリセ、トし、出力信号（
・−を強制的に）・イレベルにしている。

以上述べたように本発明によると、ＰＣＭ再生信号から
分離された同期信号に含壕れでいるパルスの欠落に対し
て、同期信号回路の出力信号を帰還するように構成した
補正回路を設けたことによりパルスの欠落が補正されて
エラーを防止することができる。

寸だ、ＰＣＭ再生信号から分離された同期信号に位相の
ズレが生じた場合には、位相のズレを検出して補正回路
の帰還信号を一担停止する検出回路を設け、基準が常に
同期信号回路の人力信号で設定されるようにしたため、
人力信号に対して出力信号の追従性が良く、一定した水
平同期信号が得られる等の極めて大きな効果を奏するも
のである。

【図面の簡単な説明】

第１図は従来の同期信号回路を示すブロック図、第２図
は本発明による同期信号回路を示すブロック図、第３図
、第４図は第２図の動作を説明するためのタイミングチ
ャートである。 （１）、（７）信号発生回路 （２）、（８）分周器 （３）、（９）同期分離回路 （４）、（１０）　　エツジ検出器 （５）、旧）同期信号発生器 （６）、、　（１，２）　　垂直同期信号発生器（Ｉ３
）検出回路 （１４）補正回路 （１５！、（１Ｇ）、０８）、（２３）単安定マルチバ
イブレータ（１７）　　フリップフロップ ０９）インバータ （２０＋　　ＯＲゲート ｐ、１３ （２＋＋ＡＮＤゲート ＋２２）　　Ｎ　ＯＲゲート 特許出願人　アルパイン株式会社 代表者片岡勝太部

Claims (1)

【特許請求の範囲】
1. 信号発生回路から出力されるクロック信号全分周する分
   周器と、該分周器からの出力信号をもとにして同期信号
   を出力する同期信号発生器と、該同期信号発生器から出
   力された同期信号を同期分離回路から出力される信号に
   帰還して信号パルスの欠落を補正する補正回路と、前記
   同期信号発生器から出力された同期信号と前記同期分離
   回路から出力される信号との位相のズレ全検出し、前記
   補正回路を制御する検出回°路と、人力される信号の端
   部を検出すると共に、端部を検出した後一定時間出力ヲ
   ミューティングし、出力パルスで前記分周器と前記同期
   信号発生器とをリセットするエツジ検出器とを備えたこ
   とを特徴とする同期信号（ロ）路。