JPS59103409A - カレントミラ−回路 - Google Patents
カレントミラ−回路Info
- Publication number
- JPS59103409A JPS59103409A JP57212152A JP21215282A JPS59103409A JP S59103409 A JPS59103409 A JP S59103409A JP 57212152 A JP57212152 A JP 57212152A JP 21215282 A JP21215282 A JP 21215282A JP S59103409 A JPS59103409 A JP S59103409A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- current source
- diode
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3083—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type
- H03F3/3086—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type two power transistors being controlled by the input signal
- H03F3/3093—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type two power transistors being controlled by the input signal comprising a differential amplifier as phase-splitting element
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は電子機器一般に好適するカレントミラー回路
の改良に関する。
の改良に関する。
周知のように、音響機器を含む電子機器一般にカレント
ミラー回路が多用されているが、この種のカレントミラ
ー回路に要請されることは入力電流と出力電流との直線
性が良いことおよび可及的に簡易な構成で低電圧動作化
に応じられることである。
ミラー回路が多用されているが、この種のカレントミラ
ー回路に要請されることは入力電流と出力電流との直線
性が良いことおよび可及的に簡易な構成で低電圧動作化
に応じられることである。
第１図はトランジスタＱｘ−Ｑｇにょる差動回路１１の
負荷としてカレントミラー回路を使用した場合であシ、
それぞれダイオードＱ３、トランジスタＱ４およびダイ
オードＱ５、トランジスタＱ６とがカレントミラー回路
１２゜１３を構成している。
負荷としてカレントミラー回路を使用した場合であシ、
それぞれダイオードＱ３、トランジスタＱ４およびダイ
オードＱ５、トランジスタＱ６とがカレントミラー回路
１２゜１３を構成している。
しかしながら、この場合ダイオードＱａｓＱ５にそれぞ
れ約０．７ Ｖ必要となるのでトランジスタＱｌ−Ｑ２
のペース電位を接地（ＧＮＤ ）しペルまでに下げて使
用できないという点で低電圧動作化に問題を有していた
。
れ約０．７ Ｖ必要となるのでトランジスタＱｌ−Ｑ２
のペース電位を接地（ＧＮＤ ）しペルまでに下げて使
用できないという点で低電圧動作化に問題を有していた
。
第２図は以上の点を改良したもので、第１図のカレント
ばラー回路１２に代るカレントミラー回路１４を構成す
るトランジスタＱ７〜Ｑｌ＋間に介挿する抵抗Ｒ，の電
圧降下によってトランジスタＱ８のペース電位を下は延
いてはトランジスタＱ７のコレクタ・工ばツタ間電圧（
ＶＣ！、）を小さくしている。
ばラー回路１２に代るカレントミラー回路１４を構成す
るトランジスタＱ７〜Ｑｌ＋間に介挿する抵抗Ｒ，の電
圧降下によってトランジスタＱ８のペース電位を下は延
いてはトランジスタＱ７のコレクタ・工ばツタ間電圧（
ＶＣ！、）を小さくしている。
しかしながら、かかる第２図の回路にあっては構成が複
雑になるばかシか、トランジスタＱ７のｖｃ、をあまシ
小さくして使用することができないという問題を有して
いた。
雑になるばかシか、トランジスタＱ７のｖｃ、をあまシ
小さくして使用することができないという問題を有して
いた。
第３図は同じく第１図のカレントミラー回路１２の代え
て、トランジスタＱ１２％ダイオードＱ１ｇおよび抵抗
Ｒ２＊Ｒ３だけで低電圧動作化を図った簡易な構成のカ
レントミラー回路１５を使用する場合である。
て、トランジスタＱ１２％ダイオードＱ１ｇおよび抵抗
Ｒ２＊Ｒ３だけで低電圧動作化を図った簡易な構成のカ
レントミラー回路１５を使用する場合である。
しかしながら、この場合入力電流と出力電流との直線性
が悪いという問題を有している。
が悪いという問題を有している。
つマシ、以上のような従来のカレントミラー回路１１〜
１５にあっては、との種カレントハラー回路に要請され
る事項に対して一長一短であって全てを良好に満足し得
るものが実現されていなかった。
１５にあっては、との種カレントハラー回路に要請され
る事項に対して一長一短であって全てを良好に満足し得
るものが実現されていなかった。
そこで、この発明は以上のような点に鑑みてなされたも
ので、入出力電流の直線性を良好に保持した状態で且つ
可及的に簡易な構成で低電圧動作化に応じられるように
改良したカレントミラー回路を提供することを目的とし
ている。
ので、入出力電流の直線性を良好に保持した状態で且つ
可及的に簡易な構成で低電圧動作化に応じられるように
改良したカレントミラー回路を提供することを目的とし
ている。
すなわち、この発明によるカレントハラ−回路は、信号
電流源に接続された第１の抵抗と、この第１の抵抗と前
記信号電流源との接続点に工ばツタが接続された第１の
トランジスタと、この第１のトランジスタのペースに直
列に接続されたダイオードおよび第２の抵抗と、前記第
１のトランジスタのコレクタに接続された第１の定を流
源と、前記第１のトランジスタのペースと前記ダイオー
ドとの接続点に接続された第２の定電流源と、前記第１
のトランジスタのコレクタにペースが接続される共にエ
ミッタが前記ダイオードと第２の抵抗との接続点に接続
された第２のトランジスタとを具備し、この第２のトラ
ンジスタのコレクタから出力電流を得るように構成した
ことを特徴としている。
電流源に接続された第１の抵抗と、この第１の抵抗と前
記信号電流源との接続点に工ばツタが接続された第１の
トランジスタと、この第１のトランジスタのペースに直
列に接続されたダイオードおよび第２の抵抗と、前記第
１のトランジスタのコレクタに接続された第１の定を流
源と、前記第１のトランジスタのペースと前記ダイオー
ドとの接続点に接続された第２の定電流源と、前記第１
のトランジスタのコレクタにペースが接続される共にエ
ミッタが前記ダイオードと第２の抵抗との接続点に接続
された第２のトランジスタとを具備し、この第２のトラ
ンジスタのコレクタから出力電流を得るように構成した
ことを特徴としている。
以下図面を参照してこの発明の一実施例につき詳細に説
明する。
明する。
すなわち、第４図に示すように差動回路２１を構成する
トランジスタＱｌｌ ＠ Ｑ２１ハ、それらの共通エミ
ッタが定電流源■。を介して電源ｖｃｃに接続され、且
つ信号電流源側トランジスタＱ２ｍのコレクタが抵抗Ｒ
２１を介して接地ＧＮＤに接続されると共にカレントミ
ラー回路２２を構成するトランジスタＱ鵞３のエミッタ
に接続されている。
トランジスタＱｌｌ ＠ Ｑ２１ハ、それらの共通エミ
ッタが定電流源■。を介して電源ｖｃｃに接続され、且
つ信号電流源側トランジスタＱ２ｍのコレクタが抵抗Ｒ
２１を介して接地ＧＮＤに接続されると共にカレントミ
ラー回路２２を構成するトランジスタＱ鵞３のエミッタ
に接続されている。
このトランジスタＱ２Ｓはそのペースが定電流源■２を
介して電源ｖｃｃに接続されると共に図５− 示極性のダイオード（ｈ４と抵抗Ｒ２２を直列に介して
接地ＧＮＤに接続され、且つそのコレクタが定電流源■
１を介して電源■。Ｃに接続されると共にトランジスタ
Ｑ２５のペースに接続されている。
介して電源ｖｃｃに接続されると共に図５− 示極性のダイオード（ｈ４と抵抗Ｒ２２を直列に介して
接地ＧＮＤに接続され、且つそのコレクタが定電流源■
１を介して電源■。Ｃに接続されると共にトランジスタ
Ｑ２５のペースに接続されている。
このトランジスタＱ２ｓはそのエミッタが上記ダイオー
ドＱ２４と抵抗Ｒ２２との接続中点に接続され、且つそ
のコレクタが出方端■。ＵＴに接続されている・ なお、以上の構成において、定電流源Ｉｆ ＋■２に
よる電流が共に等しく １１＝Ｉ２＝Ｉ に、且つ抵抗Ｒ４１ｔ Ｒｚｚの抵抗値が共に等しくＲ
４１”Ｒ２！冨Ｒ に設定されているものとする。
ドＱ２４と抵抗Ｒ２２との接続中点に接続され、且つそ
のコレクタが出方端■。ＵＴに接続されている・ なお、以上の構成において、定電流源Ｉｆ ＋■２に
よる電流が共に等しく １１＝Ｉ２＝Ｉ に、且つ抵抗Ｒ４１ｔ Ｒｚｚの抵抗値が共に等しくＲ
４１”Ｒ２！冨Ｒ に設定されているものとする。
而して、今、カレントミラー回路２１のトランジスタＱ
Ｌ３のペース電流を無視すると、差動回路２）における
信号電流源側トランジスタ（ｈｚに流れる電流ｌがＯの
ときにはトランジスタＱ２３およびダイオード（ｈ４に
対してそれぞれ６一 等しい電流Ｉが流れ、出力用トランジスタＱ２５に対し
ては電流が流れない状態となっている。
Ｌ３のペース電流を無視すると、差動回路２）における
信号電流源側トランジスタ（ｈｚに流れる電流ｌがＯの
ときにはトランジスタＱ２３およびダイオード（ｈ４に
対してそれぞれ６一 等しい電流Ｉが流れ、出力用トランジスタＱ２５に対し
ては電流が流れない状態となっている。
ここで、出力用トランジスタＱ２５は定電流源■１によ
る電流とトランジスタＱ２３に流れる電流とが等しくな
るようにフィードバックをかける働きを有しているもの
である。
る電流とトランジスタＱ２３に流れる電流とが等しくな
るようにフィードバックをかける働きを有しているもの
である。
そして、トランジスタ（ｈｓおよびダイオードＱ２４に
対して流れる電流が共に等しくバランスしている状態で
、信号電流源側トランジスタＱ２２から電流ｌが流しこ
まれると、トランジスタＱ２３のエミッタ電位が上昇す
るようになる。
対して流れる電流が共に等しくバランスしている状態で
、信号電流源側トランジスタＱ２２から電流ｌが流しこ
まれると、トランジスタＱ２３のエミッタ電位が上昇す
るようになる。
これにより、トランジスタＱｚｓに流れる電流が減小方
向となるが、その分だけ出力用トランジスタＱ２５に電
流が流れるようになってトランジスタＱ２３のベース電
位を上昇せしめる。
向となるが、その分だけ出力用トランジスタＱ２５に電
流が流れるようになってトランジスタＱ２３のベース電
位を上昇せしめる。
つマシ、結果的にトランジスタＱｚａに流れる電流が定
電流源ＩＩによる電流と等しくなるように、トランジス
タＱ！６を介してフィードバックをかけるだけでよい如
く、構成の簡易化が確保されているものである。
電流源ＩＩによる電流と等しくなるように、トランジス
タＱ！６を介してフィードバックをかけるだけでよい如
く、構成の簡易化が確保されているものである。
このとき、出力用トランジスタ。２５に流れる電流は信
号電流源トランジスタ。２２がら流しこむ電流量と等し
くなっている如く直線性が確保されていることは勿論で
ある。
号電流源トランジスタ。２２がら流しこむ電流量と等し
くなっている如く直線性が確保されていることは勿論で
ある。
また、以上における抵抗Ｒ２１の電圧降下は比較的小さ
くても動作可能である如く低電圧動作化が確保されてい
るものである。
くても動作可能である如く低電圧動作化が確保されてい
るものである。
第５図は他の実施例として、第４図の各トランジスタＱ
２３ ＋ Ｑ２５の極性を反転した場合を示している。
２３ ＋ Ｑ２５の極性を反転した場合を示している。
第６図は同じく他の実施例として、第４図のトランジス
タＱｚｓ ｔ ＱＣｓのベース電流を補正するトランジ
スタＱ２６ 、 Ｑ！？ （但し、Ｑ２７はダイオード
Ｑ２４を置換したもの）を付加した場合である。
タＱｚｓ ｔ ＱＣｓのベース電流を補正するトランジ
スタＱ２６ 、 Ｑ！？ （但し、Ｑ２７はダイオード
Ｑ２４を置換したもの）を付加した場合である。
第７図は同じく他の実施例として、第４図のダイオード
Ｑ２４をトランジスタ。２３に対してＮ倍のエミッタ面
積を有するトランジスタ。２８で置換した場合であって
、出力電流Ｉ。ＬＩＴは信号電流源による電流に比して
Ｎ倍（但し、■１：Ｉ２＝にＮ。
Ｑ２４をトランジスタ。２３に対してＮ倍のエミッタ面
積を有するトランジスタ。２８で置換した場合であって
、出力電流Ｉ。ＬＩＴは信号電流源による電流に比して
Ｎ倍（但し、■１：Ｉ２＝にＮ。
Ｒｚｔ ：Ｒ２２：１ ：Ｎ）と々る。
第５図乃至第７図において■ＩＮはそれぞれ信号電流源
である。
である。
なお、この発明は上記し且つ図示した実施例のみに限定
されることなく、この発明の要旨を逸脱しない範囲で種
々の変形や適用が可能であることは言う迄もない。
されることなく、この発明の要旨を逸脱しない範囲で種
々の変形や適用が可能であることは言う迄もない。
従って、以上詳述したようにこの発明によれば、入出力
電流の直線性を良好に保持した状態で且つ可及的に簡易
な構成で低電圧動作化に応じられるように改良した極め
て良好なカレントミラー回路を提供することができる。
電流の直線性を良好に保持した状態で且つ可及的に簡易
な構成で低電圧動作化に応じられるように改良した極め
て良好なカレントミラー回路を提供することができる。
第１図乃至第３図は従来のカレントミラー回路を示す構
成図、第４図はこの発明に係るカレントミラー回路の一
実施例を示す構成図、第５図乃至第７図は同じく他の異
なる実施例を示す要部の構成図である。 ２１・・・差動回路、２２・・・カレン２ラ一回路９− Ｑ□２゛哀″ノ〜ＱＣｓ ｔ Ｑ２５・・・トランジス
タ、Ｑ２４・・・ダイオード、Ｒ２１ｙ Ｒａｔ ”・
抵抗、ｌ０ｔ１１ｙＩ２・・・定電流源、■ｃｃ・・・
電源、ＧＮＤ・・・接地。 出願人代理人 弁理士 鈴 江 武 彦１０− 第４図 第６図 ４２− 第５図 第７図
成図、第４図はこの発明に係るカレントミラー回路の一
実施例を示す構成図、第５図乃至第７図は同じく他の異
なる実施例を示す要部の構成図である。 ２１・・・差動回路、２２・・・カレン２ラ一回路９− Ｑ□２゛哀″ノ〜ＱＣｓ ｔ Ｑ２５・・・トランジス
タ、Ｑ２４・・・ダイオード、Ｒ２１ｙ Ｒａｔ ”・
抵抗、ｌ０ｔ１１ｙＩ２・・・定電流源、■ｃｃ・・・
電源、ＧＮＤ・・・接地。 出願人代理人 弁理士 鈴 江 武 彦１０− 第４図 第６図 ４２− 第５図 第７図
Claims (1)
- 信号電流源に接続された第１の抵抗と、この第１の抵抗
と前記信号電流源との接続点にエミッタが接続された第
１のトランジスタと、この第１のトランジスタのペース
に直列に接続されたダイオードおよび第２の抵抗と、前
記第１のトランジスタのコレクタに接続された第１の定
電流源と、前記第１のトランジスタのペースと前記ダイ
オードとの接続点に接続された第２の定電流源と、前記
第１のトランジスタのコレクタにペースが接続されると
共にエミッタが前記ダイオードと第２の抵抗との接続点
に接続された第２のトランジスタとを具備し、この第２
のトランジスタのコレクタから出力電流を得るように構
成したことを特徴とするカレントミラー回路Ｏ
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57212152A JPS59103409A (ja) | 1982-12-03 | 1982-12-03 | カレントミラ−回路 |
| DE8383307312T DE3368157D1 (en) | 1982-12-03 | 1983-12-01 | Current mirror circuit |
| EP83307312A EP0110720B1 (en) | 1982-12-03 | 1983-12-01 | Current mirror circuit |
| US06/557,254 US4553107A (en) | 1982-12-03 | 1983-12-02 | Current mirror circuit having stabilized output current |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57212152A JPS59103409A (ja) | 1982-12-03 | 1982-12-03 | カレントミラ−回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59103409A true JPS59103409A (ja) | 1984-06-14 |
| JPS6252486B2 JPS6252486B2 (ja) | 1987-11-05 |
Family
ID=16617749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57212152A Granted JPS59103409A (ja) | 1982-12-03 | 1982-12-03 | カレントミラ−回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4553107A (ja) |
| EP (1) | EP0110720B1 (ja) |
| JP (1) | JPS59103409A (ja) |
| DE (1) | DE3368157D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010109267A (ja) * | 2008-10-31 | 2010-05-13 | Tdk Corp | 表面実装型パルストランス並びにその製造方法及び製造装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4687984A (en) * | 1984-05-31 | 1987-08-18 | Precision Monolithics, Inc. | JFET active load input stage |
| US4887047A (en) * | 1988-09-30 | 1989-12-12 | Burr-Brown Corporation | Current sense amplifier with low, nonlinear input impedance and high degree of signal amplification linearity |
| JP3360983B2 (ja) * | 1995-08-28 | 2003-01-07 | 東芝デジタルメディアエンジニアリング株式会社 | 可変リアクタンス回路および電圧可変発振回路 |
| JP3841195B2 (ja) * | 1998-12-02 | 2006-11-01 | 富士通株式会社 | 差動増幅器 |
| RU2411636C1 (ru) * | 2009-08-03 | 2011-02-10 | Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС") | Каскодный дифференциальный усилитель с малым напряжением смещения нуля |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3588672A (en) * | 1968-02-08 | 1971-06-28 | Tektronix Inc | Current regulator controlled by voltage across semiconductor junction device |
| NL169239C (nl) * | 1971-10-21 | 1982-06-16 | Philips Nv | Stroomversterker. |
| US3843933A (en) * | 1973-04-06 | 1974-10-22 | Rca Corp | Current amplifier |
| US4147992A (en) * | 1977-12-27 | 1979-04-03 | Motorola, Inc. | Amplifier circuit having a high degree of common mode rejection |
| JPS55104109A (en) * | 1979-02-05 | 1980-08-09 | Toshiba Corp | Differential amplifier |
-
1982
- 1982-12-03 JP JP57212152A patent/JPS59103409A/ja active Granted
-
1983
- 1983-12-01 EP EP83307312A patent/EP0110720B1/en not_active Expired
- 1983-12-01 DE DE8383307312T patent/DE3368157D1/de not_active Expired
- 1983-12-02 US US06/557,254 patent/US4553107A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010109267A (ja) * | 2008-10-31 | 2010-05-13 | Tdk Corp | 表面実装型パルストランス並びにその製造方法及び製造装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4553107A (en) | 1985-11-12 |
| DE3368157D1 (en) | 1987-01-15 |
| JPS6252486B2 (ja) | 1987-11-05 |
| EP0110720B1 (en) | 1986-12-03 |
| EP0110720A1 (en) | 1984-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58105611A (ja) | 差動増幅器 | |
| JPS61150505A (ja) | 増幅回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPS6252486B2 (ja) | ||
| JPS594305A (ja) | カレントミラ−回路 | |
| JPS612473A (ja) | 陰極線管デイスプレイ装置 | |
| JPS58181310A (ja) | 電圧利得制御増幅装置 | |
| JPH0364205A (ja) | クリップ回路 | |
| JPH0151207B2 (ja) | ||
| JPS6017519A (ja) | 定電流回路 | |
| JPS61245626A (ja) | エクスクル−シブｏｒゲ−ト | |
| JPH03744Y2 (ja) | ||
| JPS63304719A (ja) | Ｅｃｌ論理回路 | |
| JPS6316714A (ja) | 差動電流スイツチ回路 | |
| JPS61144907A (ja) | 半導体回路装置 | |
| JPS62234406A (ja) | 電力増幅回路 | |
| JPS58201176A (ja) | 加算・減算回路 | |
| JPS60212734A (ja) | 液晶表示装置用駆動回路 | |
| JPS60134506A (ja) | 差動増幅器 | |
| JPH02218205A (ja) | 電流―電圧変換回路および電流―電流変換回路 | |
| JPS60119115A (ja) | 等価容量回路 | |
| JPS61269526A (ja) | 半導体論理回路 | |
| JPS58103212A (ja) | 端子入力型差動増幅器 | |
| JPS616911A (ja) | 可変利得制御回路 | |
| JPS59147538A (ja) | 信号遮断回路 |