JPS59105683A

JPS59105683A - 表示制御装置

Info

Publication number: JPS59105683A
Application number: JP57215418A
Authority: JP
Inventors: 喜一郎占部; 池上　充
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1982-12-10
Filing date: 1982-12-10
Publication date: 1984-06-19

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は、表示制御装置に関し、更に詳しく言えば、ラ
スタースキャン形の文字表示装置において、表示画面を
複数の領域に分割して、文字へ記号等を表示するこさ、
更には分割された領域毎に画面のスクロール制御を行な
うに好適な表・示制御装置に関する。

〔従来技術〕

ラスタースキャン形の文字表示装置として、Ｃａｔｈｏ
ｄｅ　Ｒａｙ　Ｔｕｂｅ　（以下単にＣＲＴ、！：いう
）がよく知られ、かつ情報処理の分野で端末装置の１つ
として広く用いられている。

このＣＲＴに、ディジタル化された文字、記号等を表示
する場合、通常ＣＲＴの表示画面対応にリフレッシュメ
モリを持つ。このリフレッシュメモリには文字等の表示
データが文字コードとして格納されており、表示画面上
のラスタスキャンに同期してリフレッシュメモリよりこ
の表示データが逐次読み出される。そしてこの表示デー
タをもとにしてキャラクタジェネレータより文字パター
ンが出力され、この文字パターンは走査線に乗せられて
表示画面に表示される。

ところで、最近、この様な文字表示装置を用いて文章作
成或いは文章処理することが行なわれており、そこでＣ
ＲＴの表示画面をいくつかに分割して使用したいきいう
ニーズがある。この様なニーズに対しては、メモリ上の
アドレスが連続しない複数のブロックによって分割され
るデータを１つの表示画面上の分割された領域に連続し
て表示する必要がある。このために、従来は、アドレス
の連続しないメモリ上の各ブロツクを連続したアドレス
に編集し直して、これをりフレッシュメモリに書いてい
る。従って、編集のために各ブロック内のデータを複雑
に処理しなければならず、しかも、編集後一画面分のデ
ータをリフレッシュメモリに書き込むために多大の時間
を要する。また、表示画面上に複数行にわたって表示さ
れた文字パターン等を表示行単位にスクロールする場合
にも、その都度表示データを再編集してリフレッシュメ
モリに書き込まなけれはならないさいう煩わしさがある
。

〔発明の目的〕

従って、本発明の目的は、表示画面を複数に分割し、そ
の分割された夫々の領域に文字、記号等を表示する様に
した表示制御装置においてメモリのアドレスが連続しな
い複数の領域内のデータを、表示画面の分割された領域
に連続的に表示し得る表示制御装置を提供するこさにあ
る。

本発明の他の目的は、表示用のデータを格納するメモリ
内のデータをその度に再編集することなく、複数に分割
された領域毎にスクロール動作が行ない得る表示制御装
置を提供することにある。

〔発明の概要〕

本発明は、文字コードを格納するメモリより選択的に文
字コードを読み出して、文字パターン化し、この文字パ
ターンを表示器の表示画面上に表示する表示装置におい
て実現される。即ち、このメモリより文字コードを順次
読み出すため、才す第１のアドレス指定手段が設けられ
る。かつ、表示画面を複数に分割し、その分割された画
面対応に、該メモリを複数のブロックに分割し、及びこ
のブロック内の文字コードを出力する範囲即ち表示領域
を設定するために制御情報が設定され、前記メモリ内又
は他のメモリ内にこの制御情報を格納する領域が確保さ
れる。そして、この領域内の制御情報を指定するための
第２のアドレス指定手段が設けられる。

ラスタースキャン式の表示装置においては、ラスタース
キャンの所定の時間帯に、第２のアドレス指定手段によ
って指定された、制御情報がメモリより出力される。か
つ、前記第１のアドレス指定手段の示しているアドレス
に直接又は間接的に関係するアドレスさ、この制御情報
を比較するための比較器が設けられる。この比較器の比
較結果に基いて第１のアドレス指定手段からメモリに与
えられるアドレスが設定され、結果的に、これによっで
ある分割画面に表示されるべき文字コード群即ち、表示
領域が設定される。而して、分割画面対応に上記動作が
連続的に行なわれれば、例え、メモリ上のアドレスが連
続しない所に夫々の制御情報によって表示領域か設定さ
れているとしても、夫々の分割画面の結合さして、表示
画面上には連結的に文字・、記号等のパターンを表示し
得る。

本発明の構成は、更に、前記メモリに、アドレスバス及
びデータバスを介して、マイクロフロセノザの様な処理
装置が接続される。而して、処理装置からこのメモリへ
のアクセスによって文字コード及び制御情報が書き替え
られ得る。

ラスタースキャン式の表示装置においては、この書き替
え動作は、例えばラスターの垂直帰線間に行なわれる。

特に表示領域を設定する制御情報は、夫々のブロック内
で任意に設定、書き替えできる。

表示画面が複数の行から構成され、文字パターンが行対
応に表示される場合、各々の分割画面は、いくつかの表
示行の集合として設定される。このため、各々のブロッ
ク内で、表示領域は、表示行を単位として設定される。

スクロール動作は、制御情報で設定された表示領域に対
して行単位に分割画面内で任意に行なわれる。

これは、処理装置より、表示領域を設定するための制御
情報を一定周期で書き替えることにより容易に行ない得
る。

〔発明の実施例〕

第１図は、本発明の一実施例による表示制御装置のブロ
ック図を示す。尚、本実施例は、ＣＲＴに適用した例に
ついて述べるものであり、以下の説明を判りやすくする
ために、ＣＲＴの表示器１０の表示画面には、１行当り
８０文字で１２行に４つたって文字パターンが表示され
るものさする。

さて、この図において、メモリ１は書替可能であり、こ
れには表示器１ｏの表示画面に表示される文字、記号等
のテークが文字コードとして格°納される０才だ、表示
画面を複数に分割制御するために、本実施例に特徴的な
パラメータもこのメモリ１に格納される。以下メモリ１
の記憶様式について第２図を参照してもう少し詳しく説
明する。

第２図（ａ）にメモリ１のメモリマツプを示す様に、メ
モリ１のアｉ゛レスは１６ビツト、データ輔は８ヒツト
で構成される。このメモリ１は多数の文字コードを格納
する領域へさ、パラメータを格納する領域Ｂを有する。

ここで、パラメータは表示画面を複数に分割制御するた
めの制御情報となる。尚、本例の場合、表示画面は最大
４つに分割されるものとする。そこで、４つの分割画面
０−３の夫々を制御するために３２ワードから構成され
るパラメータ格納領域がメモリ１内屹確保される。分割
された画面を制御するパラメータとして、夫々、ＲＡ、
　ＦＡ、　ＤＡ、　ＳＡの４種ずつ定義される。尚、各
パラメータは１６ビツトで定義され、（Ｌ）で示される
パラメータは下位８ビツト、（Ｈ）で示されるパラメー
タは上位８ビツトを指す。

本実施例においては、夫々の分割画面の論理的な領域を
設定するために、メモリ１内の文字コード格納領域Ａ内
のある領域（以下ブロックと称する）が規定され、この
ブロック内で、現に表示画面に表示すべき文字コードの
格納領域を設定するために表示エリアか定義される。こ
の様な前提において、パラメータＦＡは、ブロックの先
頭番地、、　Ｒ，Ａはブロック最終番地の次の番地、Ｓ
Ａはブロック内の表示開始番地、ＤＡはブロック内の表
示最終番地の次の番地を示す。

例えば、この様なパラメータを用いて表示画面を６つに
分割する場合の一例について述べる。

これについては、第２図（ｂ）に示す文字コード格納領
域の図が参照される。そして、分割画面０〜２用のパラ
メータが図示する如く夫々ブロック及び表示領域を設定
しているとする。分割画面０については、表示開始番地
ＳＡｏから文字コードが順次出力される。１行当り８０
の文字パターンが順次出力され、ブロックＯの最終番地
の次の番地ＲＡｏの前まで６行分の文字コードが出力さ
れると、次はブロックＯの先頭番地ＦＡｏに戻り、この
ＦＡ、Ｏから表示最終番地（即ちＤＡＯの前の番地）才
で、順次文字コードが出力される。

これによって、分割画面０には１行当り８０の文字コー
ドが８行分出力されることになる。

同様にして、分割画面１用のパラメータＳＡ１からＲＡ
ｌの前の番地まで１行当り８０の文字コードが６行分出
力される。そしてＦＡＩに戻されるが、ここにＤＡｌが
設定されているので、結局３行分の文字コードが分割画
面１用に出力される。

同様にして、分割画面２用のパラメータＳＡ２．、闇、
２．１゛Ａ２、ＤＡ２　によって、１行分の文字コード
が出力される。

この様に、分割画面０〜２のパラメータニヨって制御さ
れて出力された文字コードは、第５図に示す様に対応す
る。即ち、行番号Ｏ〜７の８行に対応して分割画面０用
のパラメータによって制御された文字コードが出力され
、行番号８〜１０の６行に対応して、分割画面１用のパ
ラメータによって制御された文字コードが出力され、行
番号１１の１行に対応して分割画面２用のパラメータに
よって制御された文字コードが出力される。

さて、第１図に説明を戻す。前述した様に、メモリ１に
は文字コード及び画面分割のためのパラメータが格納さ
れる。このメモリ１内の文字コードを指定するためにア
ト１／スレジスタ４が設けられ、またパラメータを指定
するためにアドレス線２７が設けられる。このアドレス
レジスタ４の出力及びアドレス線２７はマルチプレクサ
８に接続されている。また、このマルチプレクサ８には
、アドレスバス２５が接続され、マイクロプロセッサの
様な処理装置１１で処理されたパラメータ及び文字コー
ドをメモリ１に書き込むため及びメモリ１内のパラメー
タ及び文字コードを処理装置１１に転送するために、ア
ドレスバス２５を介してアドレスがマルチプレクサ８に
与えられる。マルチプレクサ８には、制御部６より、ア
ドレスを選択するための制御信号２９が与えられており
、この制御信号２９によって、アドレスレジスタ４の出
力か、アドレス線２７７５１１　ラのアドレスか、或い
はアドレスバス２５からのアドレスかの、うち１つが選
択される。即ち、後で詳述するが、制御信号２９によっ
てマルチプレクサ８はラスタースキャンの表示期間中に
は、メモリ１より文字コードを順次読み出すためにアド
レスレジスタ４からのアドレスを選択し、水平帰線期間
はある分割画面のためのパラメータを読み出すためにア
ドレス線２７からのアドレスを選択し、垂直帰線期間に
は、メモリ１と処理装置１１間でテークの転送を行なう
ためにアドレスバス２５からのアドレスを選択する゛。

パラメータを読み出すためのアドレスの形式及び生成に
ついて説明する。第３図に示す様に、パラメータアドレ
ス線２７は１６ビツトから構成さし、２“〜２１゛の上
位１１ピツトはパラメータアドレスレジスタ７から、２
３〜２４の２ビツトは、ディバイドカウンタ１２から、
２°〜２′の下位３ビツトはキャラクタカウンタ２０の
２２．２ｊ、　１２５ビツト目から与えられる。この１
６ビツトのパラメータアドレスのうち、パラメータを読
み出すための実質的な部分であるキャラクタカウンタ２
０からの６ピントはパラメータの種別即ちＲＡ、　ＦＡ
、　ＤＡ、　。

ＳＡを示し、ディバイドカウンタ１２からの２ビツトは
、４つの分割画面０〜６のいずれかを指定する。この様
にパラメータの実質的なアドレス部分は下位５ビツトで
あり、第４図に示す様にメモリ１上で３２ワードの領域
を占める。この３２ワードの領域はメモリ１上の任意の
場所に位置付けされてよく、このメモリ１上の領域を指
定するためにパラメータアドレスの上位の１１ビット即
ち、パラメータアドレスレジスタ７の出力が供される。

このバラメークアドレスレジスタ２７にセットされるパ
ラメータアドレスはデータバス２６よりパスレシーバ２
４を介して与えられる。

表示画面をスクロール動作する場合には、メモリ１内の
パラメータを書き替える必要かあるし、また、表示画面
に表示されたｃｈａｒｃｔｅｒ　ｐａｔｔｅｒｎを変更
したい場合には、メモリ１内の文字コードを書き替える
必要かある。この場合、処理装置１１はメモリ１内のパ
ラメータ及び文字コードを参照する。テークレジスタ２
は、この様なためにメモリ１より読み出されたパラメー
タや文字コードを一時格納する。このテークレジスフ２
内のテークはバスドライバー２３、テークバス２６を介
して処理装置１１に転送される。

データレジスタ３は、メ七り１から読み出された文字コ
ード及びパラメータを一時セノドする。このうち、実質
的に文＋コードが順次キャラクタジエイ・レータ？に送
られる。一方、ノくラメータは比較器５及び一定の条件
の干に行アドレスレジスタ１３に送られ、特徴的な処理
をされる。

キャラクタジェネレータ９は、よく知られている様に、
多くの文字パターンを格納したメモリ構成をしている。

而してデータレジスタ３より文字コードが送られて来る
と、これをアドレスとして、それに対応した文字パター
ンが出力される。表示器１０は、例えばＣＲＴ表示器で
あり、ラスタスキャンに同期して、キャラクタジェネレ
ータ９より出力される文字パターンを順次表示する。

本実施例においては、表示画面を分割制御するために、
分割画面毎にバラメークが設定され、このパラメータは
特徴的に処理される。同時に、メモリ１から文字コード
を読み出すためのアドレスレジスタ４へ与えられるアド
レスもこれらのパラメータによって特徴的に制御される
。以下、それについて説明する。

テークレジスタ３から出力される８ビツトずつの文字コ
ード及びパラメータは比較器５に送られる。比較器５は
、データレジスタ３からの。

データとマルチプレクサ１４からのデータを８ビットず
つ比較する。後の説明で理解されるが、パラメータがデ
ータレジスタ乙にセットされた場合、換言すれば、その
様な期間に限り、比較器５の比較動作が有効となる様に
制御されるので、文字コードがデータレジスタ３から比
較器５に送られる可能性のある期間は、この比較動作は
無効となる。よって、以下の説明で取扱われるのは、パ
ラメータ即ちＲＡｌＦＡ、　ＤＡ、　ＳＡであると考え
てよい。

マルチプレクサ１４へは、行アドレスレジスタ１３から
１６ビツトのデータが送られ、制御部６からの制御信号
３２によって、下位８ビツト、上位８ビツトが夫々選択
されて、比較器５に送られる。

即ち、比較器５では、各パラメータの下位８ピツ）　（
（Ｌ）で示す）がまず比較され、次に各パラメータの上
位８ピツ）　（（Ｈ）で示す）が比較されることになる
。この比較の結果は、フリップフロップ１５及び１６に
一時的に保持されるこ。

とになる。即ち、比較の結果、行アドレスレジスタ１６
の下位８ビツトとノくラメータの下位８ビツトどおしが
一致ずれば、フリップフロップ１５がセットされ、次に
それらの上位８ビツトどおしが一致すれば、クリップフ
ロップ１６がセットされると共に、フリップフロップ１
５もセットされる。

アンドゲート１７は、フリップフロップ１５と１６の“
１”側圧力が一致するか否か、即ち、データレジスタ３
から送られる８ビツトずつ一対のノくラ　　゛メータト
行アドレスレジスタ１３との内容が一致するか否かをみ
ており、一致すれば、一致信号３６を制御部６へ出力す
る。

制御部６では、この一致信号３６を検出すると、データ
レジスタ６からの８ビツトずつ一対のノくラメ−タラ行
アドレスレジスタ１３にセットする。

行アドレスレジスタ１６にセットされるノくラメ−１り
は、メモリ１から文字コードを読み出すために供され、
この行アドレスレジスタ１６の内容ば制御信号６０によ
ってアドレスレジスタ４にセットされる。

さて、ここで、上述した様な、パラメータの処理を行な
う各種制御信号について、より詳しく説明する。

よく知られている様に、ＣＲＴを用いた文字表示装置は
、クロックカウンタ１９、キャラクタカウンタ２０、ラ
スタアドレスカウンタ２１、ラインカウンタ２２を有し
ている。

クロックカウンタ１９は、基本クロックをもとｉこ計数
動作するカウンタであり、表示画面に表示される文字パ
ターンの各ドツトタイミングを規定するものである。例
えば、横７ドツト、縦９ドツトの構成で英数字のパター
ンが表示される場合には、クロックカウンタ１９は７”
を計数する毎にキャラクタカウンタ２０に信号を出力す
ると毎にイニシャライズされる。キャラクタカウンタ２
０は、クロックカウンタ１９の出力に基いて、表示画面
の１行中に表示される。文字数を計数する。このカウン
タ２０は、例えば２°〜２６の７ビ。

ット構成であり　２２．２ｊ、　２Ｍの３ビツトはタイ
ミング発生部１８に送られる他、前述した様にパラメー
タアドレス線２７に合流している。本実施例の場合、第
５図に示す如く１行当り８０文字を表示するが、キャラ
クタカウンタ２０はその計数値が列番号で０”〜”７９
”の範囲を越えても計数動作し、”１１１”を計数した
後イニシャライズされる。

即ち、計数値が”８０″〜”１１１″の間は、ラスタの
水平帰線期間であり、この期間中の２Ｆ、２ｊ、２″の
３ビツトが、メモリ１からパラメータを読み出すために
有効とされる。キャラクタカウンタ２０のグ、２８、グ
　ビットに着目した理由は、第６図によって理解される
。列番号が８０〜８乙の間は、キャラクタカウンタ２０
の２２．２８．２″の６ビツトは０．０．０″であり、
この値がパラメータアドレス２７４７）下位３ビツトに
なる。これによってメモリ１のパラメータ領域Ｂ内のＲ
Ａ−（Ｌ）が指定される。次にキャラクタカウンタ２０
が更新されて、列番号８４〜８７の間は、これら６ビツ
トは０．０．１”であり、この値がパラメータアドレス
の下位６ビツトになり、メモリ１上のパラメータＲＡ・
（Ｈ）が指定される。この様にして、以下同様にキャラ
クタカウンタ２０が、列番号８０から１１１まで変化す
る間に、これら３ビツトは“０００″から”１１１”ま
で変化し、その結果メモリ１からは８個のパラメータ即
ち、１つの分割画面を制御するための実質的に１６ビツ
トの４つのパラメータが出力されることになる。

キャラクタカウンタ２０の出力は、またラスタカウンタ
２１に送られる。即ち、キャラクタカウンタ２０が列番
号で１１１”を計数するとイニシャライズされるが、そ
の毎にラスタカウンタ２１に信号が出力される。ラスタ
カウンタ２１は、キャラクタカウンタ２０からの信号が
入力される毎に、その計数値が更新される。そのカウン
タ値は実質的にラスター数を計数し、ラスターアドレス
を示すことになる。表示画面の１行当りのラスター数を
１６本とすると、ラスタカウンタ２１は、”０″から１
５”まで計数してイニシャライズされる。このラスタカ
ウンタ２１の出力は、タイミング発生部１８、キャラク
タジェネレータ９、及び行カウンタ２２に送られる。ラ
スタカウンタ２ｉからキャラクタジェネレータ９１こ送
られる信号３７は、公知のラスタアドレスとして、キャ
ラクタジェネレータ９から文字パターンの読み出しに際
して同期化のために使用される。

行カウンタ２２は、ラスタカウンタ２１が１６本目のラ
スタを計数する毎に、その信号を受けて計数値が更新さ
れ、実質的に表示画面上の表示行を計数し、その出力を
タイミング発生部１８に送る。本例の場合、第５図に示
す如く表示画面上には、１２行にわたって、文字パター
ンが表示されるが、行カウンタ２２は、行番号で０”か
ら１１”まで計数しても、イニシャライズされず、更に
計数動作を継続して、”４４”　まで計数したらイニシ
ャライズされる。従っ−Ｃ１この行カウンタ２２が１２
”から”１４”才で計数する間は、垂直帰線期間となり
、前述した様に、この期間にアドレスバス２５からメモ
リ１のアクセスが可能とされ、パラメータ及び文字コー
ド等の書き替えが行なわれる。

タイミンク発生部１８は、キャラクタカウンタ２０、ラ
スタカウンタ２１、及び行カウンタ２２の計数信号に基
いて、制御部６で色々使用されるタイミングを制御する
ための信号６４及びキャラクタジェネレータ９に表示期
間を示す制御信号６５を発生する。そのため、このタイ
ミング発生部１８は、具体的には、カウンタ２０．２１
．２２の出力を解読する公知のデコーダで足りる。

さて、次に制御部６から出力される種々の制御信号につ
いて説明する。要するに、卸１．御部６から出力される
制御信号は、アンドゲート１７からの一致信号３６、及
びタイミング発生部１８の出力信号３４に基いている。

制御信号２８は、分割画面の切れ月毎にディバイドカウ
ンタ１２の値を更新するための信号であり、比較器５に
おいて、行アドレスレジスタ１ろとパラメータのうち表
示領域の最終番地の次の番地ＤＡが一致した場合、一致
信号３６によってこの制御信号２８が出力される。例え
は、ディバイドカウンタ１２が第１番目の分割画面Ｏ用
のパラメータが格納されている８ワード領域を示してい
るとき、前記比較によってＤＡｏと行アドレスレジスタ
１６との内容が一致したとするき、制御信号２８によっ
てディバイドカウンタ１２の値は、更新され、次に第２
番目の分割画面１用のパラメータが格納されている８ワ
ード領域が指定される。この様にディバイドカウンタ１
２の内容は制御信号２８によって順次更新され、最大４
つの分割画面のパラメータ格納領域が指定される。

そして、第４番目の分割画面６用のパラメータＤＡ５が
上記比較によって一致すれば、制′御信号２８によって
、ディバイドカウンタ１２の値はイニシャライズされる
。

制御信号２９は、メモリ１に与えるべきアドレスを選択
するために、マルチプレク？８に与えられる。この信号
２９は、表示期間中部−ちキャラクタカウンタ２０が０
″〜”７９”を計数しているサキ、アドレスレジスタ４
内のアドレスを選択する。

また、第５図に示すように、キャラクタカウンタ２０が
８Ｄ”〜“１１１″を計数しているとき即ち水平帰線期
間であって、ラスタカウンタ２１が第１６番目のラスク
即ち、各々の行の最終ラスタを計数しているときには、
パラメータ読出し期間が設定され、この期間にはパラメ
ータアドレス線２７からのパラメータアドレスが選択さ
れる。更に、行カウンタが”１２”〜゛１４”を計数し
ている期間即ち、垂直帰線期間は、メモリ１にパラメー
タ及び文字コードを書き込むために、或いは、処理装置
１へ転送するため、アドレスバス２５からのアドレスが
選択される。

制御信号６２は、行アドレスレジスタ１３かう転送され
る１６ビツトの行アドレスの下位８ビツト、上位８ピツ
トを選択するだめの信号であり、キャラクタカウンタ２
０が列番号で”８０”〜”１１１”を計数する間に、列
番号を４ずつ加算する毎に発せられる。

制御信号６６は、実質的に比較器５における比較動作を
有効さする信号であり、前記制御信号６２が出力される
のき、同じタイミングであって、ラスタカウンタ２１が
夫々最終ラスタ例えば、第１６番目のラスタを計数する
毎にフリップフロップ１５．１６のトリ力端子に信号ヲ
出力する。

制御信号ろ１は、一致信号６６が制御部６に入力される
時であって、特にキャラクタカウンタ２０が列番号で１
０４〜１０７″、及び”１０８〜１１１”を計数した時
に行アドレスレジスタ１３に発せられ、データｌ／ジス
タロから行アドレスレジスタ１３へのパラメータの取り
込みを有効とする。即ち、これによって、各分割画面の
表示開始番地ＳＡを示す１６ビノトのパラメータが行ア
ドレスレジスタ１６にセットされることになる。

制御信号３９は、行アドレスレジスタ１６の内容を更新
するための信号であり、ラスタカウンタ２１の値が夫々
の表示行の最終ラスタを計数する毎に、この信号３９に
よってそのレジスタ１３の値は、プラス”８０”ずつ更
新される。即ち、この行アドレスレジスタ１３の値は、
次の表示行の先頭に表示すべき文字コードのメモリ１上
のアドレスを示していることになる。

制御信号５０は、行アドレスレジスタ１６の内容をアド
レスレジスタ４に転送するための信号であり、第５図に
示す様に、キャラクタカウンタ２０が最終キャラクタ即
ち”１１１”を計数する毎にこの信号６０が発せられる
。制御信号３８は、アドレスレジスタ４の内容を更新す
るための信号であり、キャラクタカウンタ２０が′０”
〜゛７９”まで計数動作をす名毎に、そのアドレス値が
更新される。

従って、夫々の表示行にあってラスタが最終キャラクタ
位置に来る毎に、行アドレスレジスタ１３ノ内容カアド
レスレジスタ４に移される。そしてキャラクタカウンタ
２０が、表示期間にキャラクタを計数している間、アド
レスレジスタ４の内容は順次カウントアツプされる。し
かも、この期間は制御信号２９によってアドレスレジス
タ４の内容がメモリ１に与えられることが有効とされる
ので、順次更新されるアドレスレジスタ４のアドレスに
指定されながら、この表示期間中にメモリーから１行当
り８０文字の文字コードが逐次データレジスタ乙に出力
される。更に、ラスターのスキャンが進んて尚該表示行
の最終ラスタに移ると、行アドレスレジスタ１６の値は
、ある分割画面における表示開始番地ＳＡ十”８０”に
更新され、かつ制御信号６０によって、更新後の番地が
アドレスレジスタ４に転送される。そして、ラスターの
スキャンが次の表示行の第１届目のスキャンに移ると、
制御信号６Ｂによりアドレスレジスタ４の内容は、第５
図に示す如く、（ＳＡ＋”８０”）番地から（ＳＡ十”
８０”）−１−”８０”番地まで順次に更新され、その
毎にアドレスレジスタ４の示すアドレスに従って、メモ
リ１より文字コードがデータレジスタ乙に出力される。

以下、同様にして、表示期間中に、アドレスレジスタ４
に指定されて、メモリ１内の文字コードが順次出力され
る。尚、メモリ１から出力された文字コードは、以後よ
く知られている様に、キャラクタジェネレータ９に送ら
れ、そこからこの文字コードに対応する文字パターンが
出力されて、表示器１０に送られる０次に、第６図の信号図を参照し乍ら、第１図の文字表示
制御装置の全体的な動作について説明する。

まず、初期設定として、処理装置１１で、表示画面をい
くつに分割すべきか、及び各々の分割画面を制御するた
めのバラメークが設定される。

本例では、最大４分割の画面が表示画面の表示行を単位
として設定される。而して、制御信月２９によって、垂
直帰線期間にマルチプレクサ８カアトレスバス２５から
のアドレスを選択する様に制御される。アドレスバス２
５からメモリ１ヘー、ハラメータを書き込むためのアド
レスが印加される。パラメータはデータバス２６、パス
レシーバ２４を介して転送され、パラメータ格納領域Ｂ
の指定された番地に格納される。かつパラメータアドレ
スレジスタ７には、４つの分割画面を制御するためのパ
ラメータを格納する３２ワードの領域Ｂを指定するため
のアドレスがセットされる。

また、同様にこの垂直帰線期間を利用して、メモリ１の
文字コード格納領域Ａには、各分割画面用のパラメータ
に対応して、表示すべき多くの文字コードが順次格納さ
れる。尚、特に図示しなかったが、文字コードは上位装
置よりバス２６を介して転送される。

次に表示器１０に文字パターンを表示するための前処理
として、ディバイドカウンタ１２の初期設定が行なわれ
る。これは、垂直帰線期間に発せられる垂直帰線信号に
よってクリアーされる。

これによって、ティバイトカウンタには第１の分割画面
り用のパラメータ格納領域を指していることになる。

この様な際中にも、表示器１０の表示画面上にはラスタ
ースキャンが行なわれている。一方、クロックカウンタ
１９、キャラクタカウンタ２０、ラスタカウンタ２１、
行カウンタ２２も計数動作を繰り返している。そして、
行カウンタ２２が最終行即ち、行番号“１４”を計数し
、キャラクタカウンタ２０が列番号″８０”〜″１１１
”を計数し、ラスタカウンタ２１が最終ラスタを計数す
る際中筒５図斜線部分に、第１の分割画面０を制御する
ためのパラメータの読み出し制御が行なわれる。即ちこ
の期間には、制御信号２９によりマルチプレクサ８がパ
ラメータアドレス線２７からのアドレスを選択する。即
ち、キャラクタカウンタ２０のグ、２３、りの３ピツト
によって、パラメータアドレスの下位６ビツトが順次更
新されることにより、メモリ１のパラメータ格納領域Ｂ
より、分割画面０用のパラメータＲＡｏ（Ｌ）、ＲＡＯ
（Ｈ）、ＦＡｏ（Ｌ）、ＦＡｏ（Ｈ）、ＤＡｏ（Ｌ）、
ＤＡｏ　（Ｈ）、５Ａｏ（、Ｔ、）、５Ａｏ（Ｈ）が順
次データレジスタ３に出力され、順に、比較器５に送ら
れる。このさき、比較器５における比較の対象となる行
アドレスレジスタ１６の内容は不確定である。そこで、
制御部６は、行カウンタ２２が最終行を計数し、キャラ
クタカウンタ２０が列番号で”１０４”〜”１０７’、
及び１０８”〜″１１１”を計数するさきにその旨を検
出し、比較器５における一致、不一致に関係なく、換言
すれば、一致信号３６を検出しなくても制御信号６１を
有効とする。従って、表示開始番地５Ａｏ（Ｌ）、５Ａ
ｏ（Ｈ）は無条件に行アドレスレジスタ１３に格納され
る。

この様な分割画面０用の開始番地ＳＡｏが行アドレスレ
ジスタ１３に設定される動作は、表示画面の１フレーム
毎ζこ行なわれる。

そして、キャラクタカウンタ２０が列番号で、”ｉｉｉ
”を計数するさ同時に、制御信号３０により、行アドレ
スレジスタ１ろの内容がアドレスレジスタ４にセットさ
れる。これで、アドレスレジスタ４には分割画面０用の
表示開始番地が設定されたことになる。

さて、キャラクタカウンタ２０、ラスタカウンタ２１、
行カウンタ２２がイニシャライズされて、第１行目の、
第１ラスクの、第１キャラクタ位置から夫々計数動作を
行ない始めると、制御信号２９によってマルチプレクサ
８はアドレスレジスタ４からのアドレスを選択する機制
御される。

一方、アドレスレジスタ４の内容は制御信号３８によっ
て、先頭番地ＳＡｏより順次更新される。

而して、このアドレスがマルチプレクサ８を介してメモ
リ１に与えられることにより、メモリ１からは第１行目
に表示される８０の文字コードがデータレジスタろに順
次出力される。そして、公知の如く、キャラクタジェネ
レータ９より文字コードに対応した文字パターンが出力
されて、表示期間を示す信号３５に同期して表示器１ｏ
の表示画面に表示される。

以降、第１行目の表示に関しては、ラスタカウンタ２１
の計数値が順次更新されるだけで、各々のラスタースキ
ャンに際しては実質的に前述と同様に文字コードが読出
される動作をくり返す。

さて、第１行目において、ラスタカウンタ２１が最終ラ
スク即ち第１６番目のラスタを計数し、キャラクタカウ
ンタ２ｏの計数値が列番号”７９″以降に移るさ、前述
したのと同様に再び、メモリ１から分割画面０用のパラ
）　−タＲＡｏ（Ｌ）、ＲＡ。

（Ｈ）、＝−−−ＳＡｏ　（Ｌ）、５Ａｏ（Ｈ）の読み
出し動作が行なわれる。そして、これらのパラメータは
、前述と同様比較器５に送られ、行アトし・スレラスタ
１６の内容との比較動作が行なわれる。このとき、行ア
ドレスレジスタ１６の内容は、制御信号６９によってＳ
　ＡＯ＋”８０”番地に更新されている。

従って、比較器５における比較動作の結果、一致は見い
出ぜす、制御信号３ｏによって行アドレスレジスタ１３
の内容がアドレスレジスタ４にセットされる。以後、行
カウンタ２２の値が更新されると共に、ラスタカウンタ
２１、及びキャラクタカウンタ２０がイニシャライズさ
れて、第２行目に表示するための文字コードの読み出し
動作が行なわれる。この場合、アドレスレジスタ４のア
ドレス値がＳＡｏ＋”８０”から順次更新され乍ら、メ
モリ１から文字コードが読み出される以外は、前述と同
様の動作が行なわれる。

以降、第５図に示す様に、行番号が２．３・・・・・と
更新される毎に、各々の行の先頭に出力すべき文字コー
ドを読み出すためのアドレスレジスタ４の値が、ＳＡｏ
　＋　１６０、ＳＡＤ＋２４０　　　の如く更新され乍
ら、前述と同様の動作をくり返す。

それ以降は、行カウンタ２２が行番号”５”を示してい
るとき、比較器５における分割画面０用のパラメータの
比較動作が異なる。即ち、行アドレスレジスタ１３の内
容はＳＡＯ十″４００”でアリ、この内容と各パラメー
タが比較され、その結果、ブロックの先頭番地ＦＡｏ（
Ｌ）、ＦＡｏ　（Ｈ）との比較。

で一致し、一致信号３６が制御部乙に入力される。

そこで制御部６から制御信号６１が、行アドレスレジス
タ１６に出力され、この信号３１によって、１６ピノト
のパラメータＦＡｏが行アドレスレジスタ１３にセット
される。そして、制御信号６ｏによって行アドレスレジ
スタ１６の内容は、アドレスレジスタ４に移される。

以後、行番号”６”以降の行に対する文字コードの読み
出しは、アドレスＦＡｏから前述した動作と同様に行な
われる。

この様にしてメモリ１上では、第２図（ｂ）に示す如く
、表示最終番地の次の番地ＤＡｏの前の番地までアクセ
スされ、結果的に第５図、の付番“７″才での合計８行
の表示領域に分割画面０用のパラン−ｐ　ニよって制御
された文字コードがメモリ１より出力される。

更に、行番号”７”の水平帰線期間中の、比較器５にお
ける行アドレスレジスタ１６即ち、マルチプレクサ１４
からの行アドレスと分割画面り用のパラメータの比較に
際し、特に表示領域の最終番地の次の番地ＤＡｏが一致
すれば、メモリ１から分割画面０用の文字コードの読み
出しは終了する。かつ、制御部６からディバイドカウン
タ１２に制御信号２８が発せられ、これによって、ディ
バイドカウンタ１２の内容はパラメータ領域Ｂ内の分割
画面１用のパラメータが格納された８ワード領域を指定
する。しかし、パラメータアドレスの下位６ビツト即ち
、キャラクタカウンタ２０は列番号で“１０４”以降を
示しつつあるので、パラメータアドレスは、分割画面１
用のパラメータ５Ａ１（Ｌ）、５Ａ１（Ｈ）を指定する
ことになる。

これによって、メモリ１からは、表示開始を示す番地Ｓ
Ａ１　（Ｌ）、５Ａ１（Ｈ）が順次データレジスタ乙に
読み出される。この表示開始番地５Ａ１（Ｌ）、５Ａ１
（Ｈ）は無条件で行アドレスレジスタ１３にセットされ
、アドレスレジスタ４に移される。而して、行番号”８
″においては、アドレスレジスタ４の示すメモリ１上の
アドレスＳＡ１から順次文字コードが出力される。

そして、前述した同様な動作を繰り返し、表水領域を設
定するパラメータ格納領域）らＤＡｌの前の番地までの
３行分に相当する文字コードがメモリ１より順次データ
レジスタ３に読み出され、キャラクタジェネレータ９に
送られる。尚、行番号”１０”のパラメータ読み出し期
間には、第３番目の分割画面２の表示開始番地ＳＡ２を
行アドレスレジスタ１６、及びアドレスレジスタ４に設
定する動作が、前述（！：同様？こ行なわれる。

この様にして、第５図に示した様に、行番号゛０”〜”
１１”までの１２行中に、８行、３行、１行から成る６
つの分割画面に、夫々文字パターンが表示される。

尚、この様な動作中において、垂直帰線期間をオＵ用し
て、処理装置１１より、データバス２６バスレシーバ２
４を介して、メモｌ？こは、任意の文字コードが書き込
まれ得る。従って、前述した分割画面のフォーマットの
範囲内で任意の文字コードζこ対応する文字パターンが
表示画面上に表示され得る。

本実施例によれば、分割画面内で、ある表示行単位？こ
スクロール動作を行なうことかできる。

第７図を参照するに、ある分割画面制御用のパラメータ
ＦＡ１ＲＡ１によってブロックの範囲が設定されている
。このブロックの範囲内には、当該分割画面内に表示可
能な文字コードが格納されている。当初、パラメータＳ
Ａ、、　ＤＡ、？こよって表示範囲（斜線部分）が設定
され、この範囲の文字コードが前述した動作ζこよって
メモリ１より出力され、表示画面上に文字パターンが表
示されているとする。そして、スクロール動作をしよう
さする時、垂直帰線期間（第５図）を利用して、処理装
置１１よりアドレスバス２５、マルチプレクサ８を介し
て、メモリ１に、パラメータ５Ａ１ＤＡの格納番地を指
定すべく、アドレスが与えられる。同時に、処理装置１
１よリデータバス２６、パスレシーバ２４ヲ介シて、メ
モリ１にパラメータＳへ′、Ｄへ′が与えられ、結果的
に、従前ノハラメータＳＡ、　ＤＡは新らたなパラメー
タＳＡ’、ＤＡ’に書き替えられる。従って、それ以降
は、パラメータＳＡ’、ＤＡ’によって表示領域が設定
されるこさになり、当該領域より前述した動作と同様に
、文字コードが順次出力される。尚、このスクロール動
作の場合、Ｓへ′、Ｄへ′は、邑該ブロックの範囲内で
、５Ａ１ＤＡによって指定された行数と同じ数の行数を
選択できる様に設定されることは言うまでもない。この
条件の下に。

ＳＡ’、ＤＡ’は任意に設定され得るが、例えば、１行
ずつスクロール動作を進めていく場合には、一定周期で
、ＳＡ’、、、、ＳＡ＋８０、ＤＡ’　：　ＤＡ−１−
８０（１行に８０文字表示するさして）と設定されれば
よいこさが理解される。

さて、本発明の他の適用例によれ１は、水平方向のスク
ロール動作も可能となる。第８図に示す如く、メモリ１
としては、１行当り１ろ２の文字コードが格納され得、
その内、８０の文字コードが表示画面上の２行中に出力
されるとする。

而して、当初、行単位に、５ＡＯ１ＤＡｏ　（＝　ＳＡ
ｏ　十゛８０”　）、８Ａ１　（＝　ＳＡｏ　＋　”１
５２”）、ＤＡｌ（＝　Ｓ　Ａ１＋”ｓｏつとある表示
領域（斜線部）が設定されている。

水平Ｘ方向にスクロールする場合、ＳＡＯ’を例えば、
ＳＡＯ’＝ＳＡＯ＋”１”と設定し直せば、それに従っ
てＤＡｏ’、ＳＡ１’、ＤＡｌ　’も各々プラス″１・
ずつ更新され、その結果、表示領域は右方向へ１文字分
シフトされた位置に新らたに設定され、文字コードはこ
の領域から順次読み出される。尚、本例の場合ＳＡＯ’
、ＤＡｏ’、ＳＡＩ　’、ＤＡｌ　’は任意設定され、
その動作範囲は水平方向に最大″５２”文字分にわたっ
てスクロールが行単位に行なわれることが理解される。

第９図は、本発明の他の実施例の説明に供する部分的な
ブロック図であり、具体的には、第１図１こ示した、パ
ラメータ格納領域Ｂをメモリ１とは別に設けた例を説明
するものである。尚、第１図に示した部分と同一箇所に
は同一符号が付される。本例においては、例えば第２図
（ａ）に示した、分割画面を制御するためのパラメータ
群はメモリ１００に格納され、かつ、アドレスバス２５
からのアドレス及び、ディバイドカウンタ１２、キャラ
クタカウンタ２０からの前述した５ピツトで構成される
パラメータアドレス２７０カこのメモリ１００に印加さ
れる。また、このメモリ１００のデータ入力端子にはパ
ラメータを書き込むためにデータバス２６がパスレシー
バ２４ヲ介シて接続される。本例の場合、メモリ１００
が必然的にアクセスされるので第１図に示した様に、パ
ラメータ格納領域Ｂの６２ワード領域を指定するためパ
ラメータアドレスレジスタ７は不要すなる。メモリ１０
０からのパラメータの読み出し制御は、前述した動作吉
同様に行なわれる。しかし、それ以外の時間帯即ち、第
５図における表示期間及び垂直帰線期間においては、処
理装置１１は任意に、このメモリ１をアクセスすること
ができる。

以上、本発明の一実施例及び、いくつかの応用例につい
て説明したが、本発明はこれらに限定されることなく、
更に種々変形して実施し得る０例えば、上述した実施例において、種々の数値的条件は
、単に一例であって、これに限定されない。例えば、も
し、表示画面の分割数を４つではなく、それより多くし
たい場合にはデイバイドカウンク１２のビット数を増せ
ばよい。この場合、当然のことながらパラメータの格納
領域は６２ワードより増えるため、ノくラメータアドレ
スレジスタのワード数を増やす必要がある。

また、上述した実施例では、メモリ１のデータ幅は８ビ
ツトとしたが、例えは、これを１６ビツトとすれば、メ
モリ１よりバラメークは１６ビソト同時に読み出され、
比較器５における行アドレスレジスタ１６の内容との比
較は１６ビツト同時に行なわれる。この場合、制御信号
３２は不要さなり、才た、フリツノフロップ１５．１６
アンドゲート１７も不要となることが理解される０

【図面の簡単な説明】

第１図は、本発明の一実施例による表示制御装置を示す
ブロック図、第２図は、第１図のメモリ１の記憶マツプ
及び文字コード格納領域へのパラメータの設定の様子を
示す図、第３図は、パラメータのアドレスフォーマット
を示す図、第４図は、メモリ１に対するパラメータのア
ドレッシングの様子を示す図、第５図は、ラスタースキ
ャンによる表示画面の動作を説明するための図、第６図
は、第１図に示した各部分の信号図、第７図は、表示画
面のスクロール動作を説明するための図、第８図は、表
示画面の水平スクロール動作を説明するための図、第９
図は、第１図に示した表示制御装置を変形して他の実施
例とした場合の要部ブロック図。１・・・メモリ、　　　　　　　　４・・・アドレスレ
ジスタ、５・・比較器、　　　　　　６・・・制御部、
７・・パラメータアドレスレジスタ、８・・・マルチプレクサ、９・・キャラクタジェネレータ。

Claims

【特許請求の範囲】（１）　　キャラクタパターンを表示器の表示画面上に
表示する表示制御装置において、（ａｌ　　キャラクタパターン化することが可能な文字
′コードを格納する第１の領域譜、及び複数の領域１こ
分割された表示画面の各々の領域対応に設定され、少な
くさも該第１の領域内から読み出されるべき文字コード
のアドレスの範囲を規定する制御情報を格納する第２の
領域を有するメモリと、（ｂ）　　該メモリより文字コードを読み出すためのア
ドレスを与える第１のアドレス設定手段と、（Ｃ）　　該メモリよりある制御情報を読み出すための
アドレスを与える第２のアドレス設定手段と、（ｄ）　　該第２のアドレス設定手段によって該メモリ
から読み出されたある制御情報に基いて該第１のアドレ
ス設定手段から発生されるアドレスを制御するとともに
、該第１のアドレス設定手段からメモリに与えられるア
ドレスが、該制御情報の規定するアドレスの範囲を越え
たとき、他の制御情報をメモリから読み出すべく第２の
アドレス設定手段を更新制御する制御手段を有すること
を特徴とする表示制御装置。（２）表示器はシスタスキャン式の表示器であって、ラ
スクスキャンの水平帰線期間内に、第２のアドレス設定
手段からのアドレスがメモリに与えられることを特徴と
する特許請求の範囲第１項記載の表示制御装置。（５）制御情報には、メモリの第１の領域から現に出力
される文字コードのメモリ上のアドレスの範囲を規定す
る第１のパラメータと、該第１のパラメータが設定され
得る最大の範囲を規定する第２のパラメータが含まれ、
第１のノくラメータは、第２のパラメータで規定される
範囲内で新らたな第１のパラメータと、任意に書き替え
られることを特徴とする特許請求の範囲第１項記載の表
示制御装置。（４）複数の領域に分割された表示器の表示画面の各々
の領域に文字パターンを表示する表示制御装置において
、（ａｌ　　キャラクタパターン化することが可能な文字
コードを格納する第１の領域と、表示画面の各々の領域
に対応して、第１の領域から出力され得る文字コードの
アドレスの範囲を規定する第１の制御情報及び該第１の
制御情報によって指定されるアドレスの範囲よりも犬な
る範囲を規定する第２の制御情報を夫々対として格納す
る第２の領域を有するメモリ、（ｂ）　　該メモリの第
１の領域より文字コードを出力するためにアドレスを設
定する第１のアドレス設定手段、（Ｃ）　　該メモリの第２の領域よりある対となる制御
情報を出力するためにアドレスを設定する第２のアドレ
ス設定手段、（ｄｌ　　該メモリに記憶された少なくとも制御情報を
書き替えるために、アドレスを与える第６のアドレス設
定手段、（ｅ）　　少なくさも該メモリに書き込まれる制御情報
を転送する転送手段、（ｆｌ　　該第１、第２、第３のアドレス設定手段から
のアドレスのうち該メモリに与えるべき唯一のアドレス
を選択するアドレス選択手段、（ｇ）　　該メモリの第
２の領域から読み出された制御情報と、該第１のアドレ
ス設定手段から出力されるアドレスを規定し、かつ現に
第１のアドレス設定手段から出力されているアドレスに
関係したアドレス情報とを比較する比較器、（ｈ）　　第１の制御情報のうち、第１の領域のある範
囲より文字コードを出力すべき先頭のアドレスを示す情
報を該第１のアドレス設定手段に与えると共に、当該範
囲より文字コードを出力すべき最後のアドレスを示す情
報が前記比較器において一致したことを条件として、他
の対の制御情報を第２の領域から出力すべく第２のアド
レス設定手段から出力されるアドレスを更新する制御部
を有することを特徴きする表示制御装置。（５）第６のアドレス設定手段によって指定されたメモ
リの該第２の領域内に該転送手段を介して転送された新
らたな第１の制御情報がある周期で書き替えることを特
徴とする特許請求の範囲第４項記載の表示制御装置。