JPS5910573B2 - 自己整合型結晶の製造方法 - Google Patents

自己整合型結晶の製造方法

Info

Publication number
JPS5910573B2
JPS5910573B2 JP52001668A JP166877A JPS5910573B2 JP S5910573 B2 JPS5910573 B2 JP S5910573B2 JP 52001668 A JP52001668 A JP 52001668A JP 166877 A JP166877 A JP 166877A JP S5910573 B2 JPS5910573 B2 JP S5910573B2
Authority
JP
Japan
Prior art keywords
substrate
crystal
self
manufacturing
aligned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52001668A
Other languages
English (en)
Other versions
JPS5386571A (en
Inventor
恒雄 田中
清一 永田
正一 深井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP52001668A priority Critical patent/JPS5910573B2/ja
Publication of JPS5386571A publication Critical patent/JPS5386571A/ja
Publication of JPS5910573B2 publication Critical patent/JPS5910573B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Weting (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

【発明の詳細な説明】 本発明は、エピタキシャル法を用いて選択的かつ自己整
合的に分離した結晶層を形成することを・ 目的とする
。
近年、通信や、制御の高速化に伴い、SHF帯で高性能
を発揮する電子部品や、光波帯での回路部品等への要望
が強まり、サブミクロンの寸法精度で、三次元構造を有
する選択エピタキシャル法フ が切望されている。
従来の選択エピタキシャル法は、結晶性基板上に、基板
物質と異なる物質をマスクとして付着させ、基板結晶の
露出部に選択的に結晶成長を行なわせる形式のものが大
部分であつた。
5 さて従来行われていた平面基板上へのGaAsの分
子線エピタキシャルによつて次のことがわかつている。
すなわち結晶成長面上でのGaの付着係数は1であるが
AS4は表面Gaと反応したもののみが固体結晶にとり
こまれ、未反応のAS4は再び真空中に再放出される。
従つてGa分子線の強度に比べ十分多量のAS4分子線
を供給するかぎり、Ga分子線の飛来確率に比例してG
aAs結晶が成長する。ところで、エピタキシヤル法の
うち熱平衡の概念にもとづき、結晶成長面と材料物質の
供給手段との間に物質の授受を繰り返しながら結晶成長
を行なう液相法や気相法に於ては、材料物質の原子又は
分子が結晶成長面に入射する方向を特定化することは全
く無意味である。
しかし本質的に熱平衡の概念にもとづかない分子線法や
熱分解法に於ては材料分子はその供給源から結晶成長面
へー方的に輸送されるのみである。従つて供給源と結晶
成長面との距離Lに比べ材料分子の平均自由行程ノを十
分に長く保つことができるなら、材料分子の結晶成長面
への入射方向を特定化することが可能となる。即ち該供
給源の開口面積をSとすれば結晶成長面上の1点から見
た供給源の立体角ΩはΩ=S/L2となる。
i〉Lが成立し、且つΩ=○の極限では供給源から輸送
される材料分子は平行ビームとなり基板上への入射角が
特定化される。十分に減圧された雰囲気中で結晶成長を
行なう分子線法や熱分解法に於ては、結晶成長装置の幾
何学的条件を適切に構成することにより実用上上記Ωを
十分に小さくすることが可能である。本発明者らは材料
分子を擬似的に平行分子線として供給できるならば、結
晶性基板上に幾何学的な立体構造を形成することにより
、基板上の局所表面に関する材料分子の入射角を変える
ことができ、結果として材料分子の飛来確率を局所表面
ごとに変化させ得ることを想定し、詳細な検討、実験の
結果、局所表面毎に異なつた飛来確率で飛着Jした原子
又は分子の結晶成長面上での拡散長が、上記立体構造の
広がりの程度に比べて十分に短かいならば、該局所表面
上での結晶成長速度は材料分子の飛来確率に比例するこ
とを見い出した。
そして、本発明者らは以上の事実にもとづき特4願昭5
1−86736号にて混晶の成長や不純物のドーピング
についても、各材料分子の供給源の配置を適切になすこ
とにより、構造体上の局所表面でのそれぞれの材料分子
の飛来確率に応じた組成又は不純物濃度分布をもたせる
ことができることを提案し、さらに特願昭51−118
126号にて立体構造体の形成された基板上の所定領域
に所望の微細パターン構造の単結晶装置およびその製造
方法を提案した。すなわち、本発明者らはGaの分子線
に比し、AS4の分子線が十分多量に供給されている様
な条件下では、Gaの基板表面の拡散長は200Å以下
と極めて小さく、この値は現実の高周波用素子の寸法と
比較してもなお十分無視し得る程小さく、従つて上記の
条件を満たす限り、基板上に形成された、幾何学的立体
構造体上への結晶成長は、線源一基板間の幾何学的配置
のみによりほぼ完全に決定する事が可能であることを見
い出した。以上のことは、−V族化合物半導体ならびに
その混晶成長に関しても全く同一に成立つものであり、
その他の結晶成長に関しても同様の議論が成立すると考
えられる。
以前提案した方法は以上の考えにもとづき結晶性基板上
に直接たとえば異方性エツチングによつて幾何学的立体
構造体を形成し自己整合的に選択エピタキシヤルを行う
ものである。
本発明はさらに以前提案した内容にもとづくとともに異
方性エツチングを必要とせず従つて基板の結晶軸方向に
制限されることのない任意のマスクパターンを用いて自
己整合的に選択エピタキシヤルを可能とするものである
。
本発明は前述した概念にもとづき実施されるものであり
、エピタキシヤル膜の物質や基板物質更にはエピタキシ
ヤル法が以下の説明の範囲に特に限定されるものではな
いが、本発明の説明を容易にし、且つその技術的応用の
多様さの例を開示するために、以下エピタキシヤル膜を
−族半導体に、基板結晶をGaAs、エピタキシヤル手
段を分子線法に限つて説明する。
本発明は、結晶性基板上に適当な材料を用いて形成され
たパターンをマスクとして、該結晶性基板をエツチング
し、こうしてできた幾何学的立体構造体上へ、該マスク
を残したまま新たな結晶層を成長させるに際し、前記し
た基板上への材料分子の入射方向を特定化できる様なエ
ピタキシヤル手段を用いる事によつて、基板サイドエツ
チによつて形成されたエツチングマスクの「ひさし」の
影になる領域には結晶が成長しない事を利用して、自己
整合的に分離した層を形成せしめる方法を提供するもの
である。
本発明の方法によれば、幾何学的立体構造の形成に異方
性エツチングを用いる必要はなく、従つて、結晶の軸方
向に関係なく自己整合選択エピタキシヤルが可能である
。
まず、第1図に、本発明を実施するのに用いた分子線エ
ピタキシヤル装置の基板一線源配置図を示す。
結晶性基板1は温度制御可能な基板ホルダ2上に、液体
金属を介して設置される。3,4,5は分子線源でそれ
ぞれ所定の高純度物質を内蔵している。
各線源は独立に温度制御可能で、シヤツタ一(図には省
略)の開閉により各分子線源の設定温度に応じた強度の
分子線を、基板上に供給し結晶を成長させるものである
。これらの線源は第1図の様に座標系を決めると、線源
3はZ軸上に、線源4,5はy−Z平面内にあつて、そ
れぞれZ軸と255傾斜して設置されている。又分子線
源の開口部は等しく直径6mmの円形であり、基板と線
源の距離は等しく8?である。又以上の各部は総て、5
X10−10T0rr以上の真空度に排気可能な超高真
空装置内に設置されている。実施例 1 鏡面研磨された100主面をもつCrドープ半絶縁性G
aAs基板11上に、一様なSiO2膜12を通常の熱
分解法によつて約0.2μm厚形成し、更にホトレジス
ト13を塗布した(第2図a)。
次に通常のホトエツチング法により、第2図bの様なレ
ジストパターンを形成し、HF:NH4F=1:5(2
『C3O秒)を用いて、SiO2をエツチングした後、
レジストを除去した(第2図c)。
次にH,SO4:H,O2:H2O−3:1:1を用い
てGaAs基板11を約4μmエツチングし、(第2図
d)図の様な、SlO2膜による[ひさし」14を有す
る立体構造体を形成した。
次に、この立体構造体を有する結晶体を洗浄乾燥後、直
ちに第1図に示した基板ホルダー2に設置し、装置を5
×10−10T0rr以上の真空度に排気した後、4,
5の位置に設置されたAs線源を加熱し、AS4分子線
を基板上に供給しながら、基板を600℃に加熱して基
板表面を熱エツチした。次に基板温度を550℃に下げ
、3の位置に設置された予め所定温度に加熱されていた
Ga線源のシヤツタ一を開き、該結晶体上にGaAs結
晶を成長させた(第2図e)。本工程により、底面のG
aAs単結晶基板11上には、GaAs単結晶層15,
16、上面のSiO2膜上にはGaAs多結晶17力珀
己整合的に分離して形成された。実施例 2 実施例1と同様のGaAs基板20に、実施例1と同様
の工程により、SlO2パターン21,22を形成し(
第3図a)、更にこの上にホトレジストを塗布し、レジ
ストパターン23を形成する。
次に、該SiO2及びレジストパターンをマスクとして
実施例1と同様のエツチング液GaAs基板20のエツ
チングを行なつた後、レジストを除去した〇本工程によ
り該基板上には第3図cに示す様なSiO,のひさしを
有する立体構造体が形成された。次にこの立体構造体を
有する結晶体を、上記エツチング液にて、5秒間全面エ
ツチングし洗浄、乾燥後直ちに基板ホルダー1上に設置
し、実施例1と同様の方法によりGaAs結晶を成長さ
せた(第3図d)。この工程により、底面のGaAs単
結晶上にはGaAs単結晶24,25が、上面のSlO
2膜上にはGaAs多結晶26,27が成長したが、本
実施例においては、SiO,とレジストとを併用した為
上面でSiO2マスクのない部分にはGaAs単結晶2
8が成長した。実施例 3 実施例1と同様のGaAs(100)基板30上に、通
常の方法により、AlxC3a,xAs(x》0.2)
を約0.3μm一様にエピ゛タキシヤル成長させ、更に
ホトレジストを塗布し、所定のレジストパターンを形成
した後、熱燐酸により、AlxGal−XAs層をエツ
チングし、第4図aの様なんKgqal→酔パターン3
1を形成した。
次に、GaAsのみを選択的にエツチングするNH4O
H:H2O2=1:50 を用いて、基板約4μをエツチングした(第4図b)。
本工程により、基板上には、実施例1と同様のひさしを
有する立体構造体が形成された。更に、この立体構造を
有する結晶体を、基板ホルダー1上に設置し、実施例1
と同様の方法でGaAs結晶を成長させた(第4図c)
。この工程により、底面には、実施例1,2と同じく、
GaAs単結晶32,33が成長し、のみならず上面の
MxGal−XAs上にもGaAs単結晶34が成長し
た。
実施例 4 実施例1と同様のGaAs(100)基板40上にSl
O2膜を形成し、更にホトレジストを塗布した後、く0
11〉方向に±1分以上の精度のストライブ状パターン
41を形成し、次に該パターンをマスクとして異方性エ
ツチング液H2SO4:H2O:H2O=1:8:1で
GaAsをエツチングした。
第5図bに該基板のく011〉臂開面を示す。この工程
により、基板上にはメサ状の立体構造体が形成される。
該立体構造体を形成した結晶体を、第1図の基板ホルダ
ー1上に、基板のく011〉方向と、X軸方向とが等し
くなる様に設置した。次にGa線源を5の位置に、AS
4線源を3の位置に設置し、実施例1と同様の方法でG
aAs結晶を成長させた。45,46はそれぞれGa,
As4分子線の入射方向を示す(第5図c)。
本工程により、基板上にはGaAs単結晶42,43が
、又上面のSlO24l上にはGaAs多結晶44が、
それぞれ自己整合的に分離して形成された。実施例 5 実施例4と同様の工程によりGaAs(100)基板上
に、メサ状の立体構造を形成し、該立体構造体を形成し
た結晶体を、第1図の基板ホルダー上に基板のく011
〉方向と、x軸方向とが一致する様に設置した。
次に、Ga線源を4及び5の位置に、AS4線源を3の
位置に設置し、実施例1と同様の方法でGaAs結晶を
成長させた50,51はそれぞれGa,As4の分子線
入射方向を示す(第5図d)。この工程により、基板上
には、左右対称なGaAs単結晶47,48が、上面の
SiO2上にはGaAs多結晶49が自己整合的に分離
して形成された。本発明による自己整合選択エピタキシ
ヤル法は以下の様な特徴を有する。
まず、先にも記した様に、(1)異方性エツチングの様
な、結晶軸方向に依存する性質を用いる必要がないので
、結晶の面内の任意のパターンに適用できる。
たマし、異方性エツチングの使用が効果的な場合には組
合わせて使用できる事は当然である。又実施例に示した
様に、 (2)自己整合的に分離して形成される領域を、単結晶
、多結晶のいずれともする事が可能であり同一領域内に
単結晶と多結晶を形成する事も可能である。
なお本実施例においては、多結晶成長のためのマスク材
料としてSiO2を用いたが、この他に通常絶縁膜とし
て使用されるAれ03、リンシリケートガラス(PSG
)等のアモルフアス物質やSl3N4等の絶縁膜を用い
ることも可能である。(3)エツチング深さと、サイド
エツチング量との比は、エツチング法及びマスク材料に
より種々変えることが出来るので、分離層間の距離にも
自由度が増す。
以上のように本発明によれば、結晶性基板上に自己整合
的に結晶層を分離形成することができ、とくに−族化合
物半導体装置に寄与するものある。
【図面の簡単な説明】
第1図は本発明を実施するのに用いた分子線エピタキシ
ヤル装置の基板一線源配置図、第2図a〜eは本発明の
実施例1の工程を示す図、第3図a−dは実施例2の工
程を示す図、第4図a−cは実施例3の工程を示す図、
第5図a−cは実施例4の工程を示す図、第5図dは実
施例5の最終工程を示す図である。 1・・・・・・・・・基板、2・・・・・・・・・基板
ホルダー、3〜5・・・・・・・・・分子線源、11,
20,30,40・・・・・・・・・GaAs基板、1
2,21,22,31,41・・・・・・・・・マスク
、13,23・・・・・・・・・ホトレジスト、14・
・・・・・・・・マスクのひさし、15,16,24,
25,28,32,33,34,42,43,47,4
8・・・・・・・・・単結晶成長層、17,26,27
,44,49・・・・・・・・・多結晶成長層、45,
46,50,51・・・・・・・・・分子線入射方向。

Claims (1)

  1. 【特許請求の範囲】 1 結晶性基板上にこの基板と異なる材料からなるマス
    クパターンを形成し、上記基板を、上記基板のエッチン
    グ速度に比しマスクパターンを構成する材料のエッチン
    グ速度が小さくかつ上記基板に対しサイドエッチが起こ
    る様なエッチング法を用いてエッチングし、更に上記マ
    スク材料を基板上に残したままで上記基板上に新たな結
    晶を成長させるに際し、上記結晶を構成する材料分子を
    上記基板上に供給するための供給源と上記基板との距離
    に比べ、上記材料分子の平均自由行程を大ならしめる様
    な減圧下に於て、上記材料分子の基板上への入射方向を
    特定化し、上記基板上のサイドエッチングにより生じた
    マスクパターンの影となる部分を除いて選択的に上記新
    たな結晶を成長させることを特徴とする自己整合型結晶
    の製造方法。 2 結晶性基板がIII−V族化合物半導体よりなり、材
    料分子がIII族、V族原子よりなり、新たな結晶がIII−
    V族化合物半導体結晶よりなることを特徴とする特許請
    求の範囲第1項に記載の自己整合型結晶の製造方法。 3 マスク材料として多結晶又はアモルファスを用いる
    ことを特徴とする特許請求の範囲第1項に記載の自己整
    合型結晶の製造方法。 4 マスク材料として、単結晶を用いることを特徴とす
    る特許請求の範囲第1項に記載の自己整合型結晶の製造
    方法。 5 マスクパターンを多結晶又はアモルファス領域と単
    結晶領域より構成し、新たな結晶として上記多結晶又は
    アモルファス領域上には多結晶を、上記単結晶領域上に
    は単結晶を形成することを特徴とする特許請求の範囲第
    1項に記載の自己整合型結晶の製造方法。 6 マスクパターンを形成するに際し、結晶性基板上に
    多結晶又はアモルファスとホトレジストを選択的に形成
    したのち基板を選択的にエッチングし、上記ホトレジス
    トを除去することを特徴とする特許請求の範囲第1項に
    記載の自己整合型結晶の製造方法。
JP52001668A 1977-01-10 1977-01-10 自己整合型結晶の製造方法 Expired JPS5910573B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP52001668A JPS5910573B2 (ja) 1977-01-10 1977-01-10 自己整合型結晶の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP52001668A JPS5910573B2 (ja) 1977-01-10 1977-01-10 自己整合型結晶の製造方法

Publications (2)

Publication Number Publication Date
JPS5386571A JPS5386571A (en) 1978-07-31
JPS5910573B2 true JPS5910573B2 (ja) 1984-03-09

Family

ID=11507890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52001668A Expired JPS5910573B2 (ja) 1977-01-10 1977-01-10 自己整合型結晶の製造方法

Country Status (1)

Country Link
JP (1) JPS5910573B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5570021A (en) * 1978-11-21 1980-05-27 Nec Corp Etching method of compound semiconductor
JPS55153322A (en) * 1979-05-18 1980-11-29 Fujitsu Ltd Molecular beam epitaxial growth
JPS56145837U (ja) * 1980-03-31 1981-11-04
JPS5895827A (ja) * 1981-12-02 1983-06-07 Matsushita Electric Ind Co Ltd 半導体素子の製造方法

Also Published As

Publication number Publication date
JPS5386571A (en) 1978-07-31

Similar Documents

Publication Publication Date Title
US4444620A (en) Growth of oriented single crystal semiconductor on insulator
US5281283A (en) Group III-V compound crystal article using selective epitaxial growth
CA2055400C (en) Method of forming crystal
US4178197A (en) Formation of epitaxial tunnels utilizing oriented growth techniques
US4948751A (en) Moelcular beam epitaxy for selective epitaxial growth of III - V compound semiconductor
US3154838A (en) Production of p-nu junctions in semiconductor material
US5363793A (en) Method for forming crystals
JP2840434B2 (ja) 結晶の形成方法
EP0241204B1 (en) Method for forming crystalline deposited film
JPH03132016A (ja) 結晶の形成方法
JP2670453B2 (ja) 結晶の形成方法
EP0284437A2 (en) III - V Group compound crystal article and process for producing the same
CA1333248C (en) Method of forming crystals
US5254211A (en) Method for forming crystals
JPS5923105B2 (ja) 軟x線露光用マスクの製造方法
US5463975A (en) Process for producing crystal
JP2735190B2 (ja) 分子線エピタキシヤル成長方法及び成長装置
JP2527016B2 (ja) 半導体膜の製造方法
JP2756320B2 (ja) 結晶の形成方法
JP2527015B2 (ja) 半導体膜の製造方法
EP0284433A2 (en) Crystal articles and method for forming the same
JP2794506B2 (ja) 化合物半導体ヘテロエピタキシャル成長方法
JP3529488B2 (ja) 化合物半導体結晶成長方法
JPS61220321A (ja) 選択気相成長方法
JP2819556B2 (ja) 半導体レーザの製造方法