JPS59105B2 - けい線用デ−タの管理方式 - Google Patents

Description

【発明の詳細な説明】 本発明は電子計算機の周辺装置やデータ通信端末装置と
して使用されるキャラクタディスプレイ装置、とくに陰
極線管（以下ＣＲＴと略記する）上に表示するけい線デ
ータの管理方式に関する。

キャラクタディスプレイ装置は、一般に伝送されてきた
文字や記号データ、あるいはけん盤より入力された文字
や記号のデータを記憶装置にいつたん蓄積し、これを読
み出して文字の形に変換し、ＣＲＴの管面上に繰り返し
表示する。このとき、表示された文字や記号に縦線ある
いは横線のけい線を付したい場合がある。次にＣＲＴ管
面上に縦および横のけい線を表示するけい線パターンの
表示制御方式を説明する。

この制御方式においては、ＣＲＴ管面上を第１図に示す
ように、縦方向を３２、横方向を３２に区切り、３２×
３２＝１０２４の区画を形成し、それらの区画内に文字
を表示する。各区画は、第２図に示すように縦３２、横
３２のドットの集合（３２×３２＝１０２４）で構成さ
れ、それらドットの組合せで文字記号を表わす。

第２図ではドットの組合せで″Ａ″を表示している。ま
た、区画内には、８ドットおきに横８ドットからなる横
けい線表示部分１Ｈ１〜１Ｈ４と、縦８ドットからなる
縦けい線表示部分１Ｖ１〜１Ｖ４を設ける。

次にＣＲＴ管面上に文字図形とけい線を同時に表示する
方式について説明する。

第３図は上述の如き表示を行なうデイスブレイ装置の一
部を示すプロツク図である。同図中、１は発振器で、所
定の周波数で発振している。２は発振器１から出力され
る信号を１／８に分周する分周器、３は同じく１／１０
２４に分周する分周器、４は横けい用のＸ方向アドレス
カウンタ、５は横けい用のＹ方向アドレスカウンタで、
８カウント計数するごとにアドレス信号を出力する。

６は縦けい用Ｘ方向アドレスカウンタ、７は縦けい用の
Ｙ方向アドレスカウンタで、８カウントを計数する間中
同一のアドレスを指定し続ける。

８は文字パターン用のＹ方向アドレスカウンタ、９は文
字パターン用のＸ方向アドレスカウンタ、１０はＸ方向
１０２４、Ｙ方向１０２４からなるランダム・アクセス
・メモリ（以下ＲＡＭと略記する）で、１フレーム分の
文字パターン情報を一時ストアし、後にそれを読み出す
。

１２はＸ方向１２８ビツトからなるＲＡＭで、圧縮され
た横けい線情報を一時ストアし、後にこれを読み出す。

１２はＲＡＭｌｌと同じく、Ｘ方向１２８ビツト、Ｙ方
向１２８ビツトからなるＲＡＭで、圧縮された縦けい線
情報を一時ストアし、後にこれを読み出す。

１３および１４は変調器であり、変調器１３はＲＡＭｌ
ｌから／／１″が読み出されると、８ドツトスキャンす
る分の時間だけハイレベルの信号を出力する。

変調器１４は、ＲＡＭｌ２から″１″が読み出されると
、１ドツトスキャンする分の時間だけハイレベルの信号
を出力する。１５は理論和回路、１６はＣＲＴｌｌ７は
ＣＲＴｌ６のＸ方向偏向回路、１８はＹ方向偏向回路、
１９は分周器である。

次に第３図に示したデイスプレイ装置の動作について説
明する。このデイスプレイ装置は、ＲＡＭｌｌを中心と
した横けい線表示部分と、ＲＡＭｌ２を中心とした縦け
い線表示部分と、ＲＡＭｌＯを中心とした文字パターン
表示部分とが、発振器１の出力信号により同期して動作
し、表示動作はそれぞれ独立して行なわれ、最終的にこ
れら３つの情報は重畳されて１個のＣＲＴｌ６の管面上
に表示される。

まず、中央処理装置（ＣＰＵ）などデイスプレイ装置外
から、表示を要する情報が各ＲＡＭに加えられ、これら
ＲＡＭに情報がストアされる。

たとえば、ＲＡＭｌｌには、第２図に示す横けい線部分
１Ｈの８ドツト分を１ビツトに対応させ（圧縮させ）て
書き込む。１つの区画内に一本の横けい線を引く場合に
は、表示部分を示すアドレスの４つのビツトは全て７１
″が書き込まれる。

また、これら４ビツトに１０１０と書き込まれれば、１
点鎖線のけい線である。ＲＡＭｌ２には、第２図に示す
縦けい線部分１の８ドツト分を１ビツトに対応させて（
圧縮させて）書き込む。

ＲＡＭｌＯには、１フレーム分の文字、図形の情報がそ
れぞれのビツトに書き込まれる。

なお、横けい線のみを引くときには、ＲＡＭｌ２には何
の情報も書き込まれず、また縦書き表示にして縦けい線
のみを引くときには、ＲＡＭｌｌには何の情報も書き込
まれない。

さらに文字または文字群をけい線で囲むときには、ＲＡ
Ｍｌｌと１２の情報が書き込まれる。次に上記デイスプ
レイ装置の表示動作について説明する。

ＣＲＴｌ６のＸ方向の偏向回路には、発振器１の信号を
分周器３で１／１０２４に分周された信号をもとにして
Ｘ方向偏向回路１７で作られた鋸歯状のＸ方向偏向波が
加えられ、また、Ｙ方向の偏向回路には、発振器１の信
号を分周器３で１／１０２４に分周され、さらにその分
周信号を分周器１９で１／１０２４に分周された信号を
もとにしてＹ方向偏向回路１８で作られた鋸歯状のＹ方
向偏向波が加えられ、ＣＲＴｌ６の電子ビームはたとえ
ば左上端から右下端にラスタ状に走査を受ける。

電子ビームが受ける偏向動作に同期してＲＡＭｌＯを構
成するメモリセルもラスタ状にアドレス指定され、これ
らにストアされた情報が出力される。読み出された情報
は、論理和回路１５を通つてＣＲＴｌ６の輝度変調信号
としてＣＲＴｌ６に加えられ、ＣＲＴｌ６管面上にドツ
トの集合で文字図形を表示する。なおＲＡＭｌＯのＸ方
向のアドレス指定は文字パターン用のＸ方向アドレスカ
ウンタ９により行なわれ、Ｙ方向のアドレス指定はＹ方
向アドレスカウンタ８により行われる。次にＣＲＴｌ６
管面上の文字に横けい線を引く場合たとえば、″Ａ″文
字の上にバ一を引いて″Ａ″とする場合には、横けい線
用メモリであるＲＡＭｌｌのＡ文字の区画には、第４図
に示すように情報がストアされている。

そして（ＡＯ．．ＡＯ）番地のメモリセルに書き込まれ
ている″１″は横８ドツト分の線分に相当する。ＲＡＭ
ｌｌは、第４図において１１で示すように、左端から右
端方向にスキヤンされ、メモリセルＡ。，Ａｌ、メモリ
セルＡ。，Ａｌの順序で読み出されるが、読み出しは、
ＣＲＴｌ６の電子ビームが８ドツト分進むごとに１つ歩
進させるためにＸ方向のアドレスカウンタ４に加えられ
る信号は、分周器２で１／８に分周される。そしてＲＡ
Ｍｌｌから／／１７が読み出されると、変調器１３から
８ドツトをスキャンする分に相当する時間だけハイレベ
ルの信号が出力され、その信号は論理和回路１５を通つ
てＣＲＴｌ６の輝度変調信号としてＣＲＴｌ６に加えら
れ、ＣＲＴｌ６管面上に表示された７Ａ７２字の上に７
ー７が引かれる。１本分のＸ方向スキャンニングが終了
すると、スキヤンニング動作は一時中断される。

中断時間は、ＣＲＴｌ６の電子ビームがＸ方向に８回ス
キャンされるまでの時間である。このような動作が行な
われるため、横けい用のＹ方向アドレスカウンタ５はパ
ルスを８個カウントするごとにアドレス信号を出力する
。電子ビームが８本の横方向の走査線を描いた後ＲＡＭ
ｌｌは第４図において１２で示すように、ａ１で示すＸ
方向のメモリセルを次々とスキヤンニングする。

しかしこのとき各メモリセルには情報が書き込まれてい
ないのでけい線表示は行なわれない。このようにして横
けい線表示が行なわれる。

なお、縦けい線を引く場合には、縦けい線用メモリであ
るＲＡＭｌ２の文字区画には、たとえば第５図のように
情報がストアされている。そして、（ＡＯ．ＡＯ）番地
のメモリセルに書き込まれている″１″は縦８ドツト分
の線分に相当する。ＲＡＭｌ２は第５図において１１で
示すように、左端から右端方向にスキャンされる。スキ
ャンされるスピードはＲＡＭｌｌの場合と同じである。
そして、ＲＡＭｌ２から″１″が読み出されると、変調
器１４から１ドツトをスキヤンする分に相当する時間だ
けハイレベルの信号が出力され、その信号は論理和回路
１５を通つてＣＲＴｌ６の輝度変調信号としてＣＲＴｌ
６に加えられ、ＣＲＴｌ６の管面上に縦けい線を構成す
る１ドツト分が表示される。縦けい用のＹ方向アドレス
カウンタ７は、８個のパルスを計数する間中同一のアド
レスを指定するため、第５図における走査線１１は８回
スキャンニングされる。しかし、ＣＲＴｌ６の電子ビー
ムはこの間に８本の走査線をＣＲＴｌ６管面上に描くの
で、縦に８ドツトの縦けい線が引かれる。この動作が終
了した後、走査線１２について、上記と同様な動作が行
なわれて連続したけい線が引かれる。上述の如きけい線
パターンの表示制御方式は、１区画に対して縦４本、横
４本のけい線しか引くことができないので、第１図にお
ける太線１Ｖ１２９とＬＨｌ２，部分はけい線を引くこ
とができない。

本発明は上述の如き欠点を改善する新規な発明であり、
その目的は文字や図形の表示と合せてけい線も表示でき
るキヤラクタデイスプレイ装置において、文字図形の表
示部分の外周をけい線で囲むことができるようなけい線
データの管理方式を提供することにある。その目的を達
成せしめるため、本発明は＝定数の行と列とをなして配
置されたドツトの集合により陰極線管面上に画像を表示
するとともにドツトの直線的な配列によりけい線を付す
ようにした陰極線管デイスプレイ装置において、陰極線
管面上に表示せしめる文字図形データを一時蓄積するパ
ターンメモリと、表示画面を行方向の所定数の区画に分
割した各区画におけるけい線を示す各ドツトを該区画ご
とに集合せしめてグループ化した各グループのデータを
蓄積する第１のメモリと、表示画面を列方向の所定数の
区画に分割した各区画におけるけい線を示す各ドツトを
該区画ごとに集合せしめてグループ化した各グループの
データを蓄積する第２のメモリと、表示画面における走
査方向最終端の列におけるけい線のデータを前記列方向
の区画ごとにグループ化した各グループのデータを蓄積
する第３のメモリと、表示画面における走査方向最終端
の行におけるけい線のデータを前記行方向の区画ごとに
グルー７北した各グループのデータを蓄積する第４のメ
モリとを具え、前記パターンメモリの読出しと同期して
前記第１および第２のメモリのけい線データを読出して
展開して、前記各区画の走査方向始端の行および列にけ
い線を表示せしめるとともに前記第３および第４のメモ
リのけい線データを読出して展開して表示画面における
走査方向最終端の列および行にけい線を表示せしめるこ
とを特徴とするもので、以下実施例について詳細に説明
する。

第６図ぱ右端に１２９本目の縦けい線を引くためのＲＡ
Ｍおよびその周辺回路の＝部を示すプロツク図である。

ＲＡＭｌｌｌは、右端に１ビツト分のメモリセル１１１
′をＹ方向（縦方向）に１２８個並設し、最終文字のＹ
方向けい線データを５ビツトとし、その最終ビツトをメ
モリ１１１′にストアする。

そして、Ｘ方向のアドレスを１番地追加して１２９番目
の番地（第１２８番地）を作る。この番地の読み出しは
、第１２７番地と同時に行なう。そして付加したメモリ
セル１１１′にストアされた第１２９本目の縦けい線デ
ータが書き込まれており、それから第１２９本目のけい
線を表示するデータが読み出されたときには、第７図に
おいてＬｖ′にて示したように、８ドツト目の最右端の
ドツト列を表示する信号が変換器１１２から発生され、
ＣＲＴ管面上に第１２９本目の縦けい線を表示する。す
なわち、最終の文字区画内に、２本のけい線を弓くよう
になる。

第８図は、最下端に１２９本目の横けい線を引くための
ＲＡＭおよびその周辺回路の一部を示すプロツク図であ
る。

ＲＡＭｌ２ｌは、最下端に１ビツト分のメモリセル１２
『をＸ方向（横方向）に１２８個並設し、最終文字のＹ
方向けい線データを５ビツトとし、その最終ビツトをメ
モリ１２１！にストアする。

そしてＹ方向のアドレスを１番地追加して１２９番目の
番地（第１２８番地）を作る。この番地の読み出しは、
第１２７番地が読み出されると、その時点から８本目の
走査が終了したとき行なわれる。この読み出しには、カ
ウンタ１２２が用いられる。このカウンタ１２２は、第
１２７番地を読み出すためのアドレス信号によりイネー
ブルとなり、分周器３から出力されるパルスを８個計数
したとき、第１２９番目の番地第１２８番地を読み出す
アドレス信号を発生する。そして付加したメモリセル１
２１′にストアされた第１２９本目の縦けい線データが
読み出されたときには、第７図においてＬＨ′にて示し
たように、８ドツト目の最下端のドツトが横方向に並ん
だ第１２９本目の横けい線が表示される。

なお、上記実施例のけい線は、いずれも１ドツトの連続
した線で細いきらいがあるが、けい線用アドレスカウン
タの計数方法、ＲＡＭへのけい線データの書き込み方法
、変調器による変調方法を変えて幅を２ドツトあるいは
３ドツトとし、太いけい線として表示せしめることもで
きる。

以上けい線データを１ビツトずつランダム・アクセス・
メモリに圧縮記憶せしめ、しかる後これを読出し展開し
てけい線を表示する場合について述べたが、上記けい線
データをまとめて上記実施例において使用したランダム
・アクセス・メモリよりも小型のメモリの所定アドレス
に記憶せしめ、これを読出して表示させることもできる
。

第９図は、かかる場合におけるメモリの任意アドレスの
ビツト構成を示すもので、ＸＯ−Ｘ３とＹ。

〜Ｙ４の９ビツトとパリテイビツトＰよりなつている。
第２図を参照しながらこの実施例において、どのように
してけい線データがＣＲＴ上にけい線として表示される
かということを説明する。

まず、３２Ｘ３２ドツトからなる各文字領域を縦８ドツ
ト、横３２ドツトからなる４つの部分Ａ〜Ｄに分割し、
これを第１領域とする。

さらに、第１領域を構成する部分Ａ−Ｄの各々を縦８ド
ツト、横８ドツトからなる４つの部分１〜に分割し、こ
れを第２領域とする。ここで各第１領域の部分Ａ−Ｄの
各々の中の第１ドツトラインをＡ。・・・・・・ＤＯ領
域、第２ドツトラィンをＡ１・・・・・・Ｄ，領域、第
３ドツトラインをＡ２・・・・・・Ｄ２領域、・・・・
・・というように定義する。しかるに、けい線パターン
は各ドツトラインにつき作成される。

今、第１ドツトラインＡ。に注目すると、ＸＯビツトは
部分１に横けい線１Ｈ１があれば″１／／、なければ″
０７となり、また、Ｘ１〜Ｘ３ビツトはそれぞれ領域〜
に横けい線１Ｈ２〜１Ｈ４があれば″１″、なければ″
Ｏ′７となる。一方、ＹＯ−Ｙ，ビツトはそれぞれ領域
１〜に縦けい線パターン１Ｖ１〜１Ｖ４があれば７１″
、なければ″０″となる。Ｙ４ビツトは、第１図のけい
線１Ｖ１２９を表示するためのもので、縦けい線１Ｖ１
２９があれば１７１７となる。すなわち各アドレスのメ
モリ内容は以上の如く第１領域の各ドツトライン領域ご
とに形成されて行くのであるが、第１図の第３１、６３
、９５・・・・・・１０２３区画における第２領域の部
分には縦けい線パターン１Ｖ１２８と１Ｖ１２，とが現
われる場合がある。

そこでＹ４ビツトの内容を縦けい線１Ｖ１２９があれば
／７１′！、なければ２０１７とし、縦けい線１Ｖ１２
９を表示できるようにしている。ところで、第２ドツト
ラインから第７ドツトラインまでのけい線パターンは全
く同一となる。そこで、本発明においては、第１ドツト
ラインのけい線パターンと第２ドツトラインのけい線パ
ターンのみをメモリに記憶せしめ、読出しにおいて前記
第２ドツトラインのパターンを７回読み出すごとくなし
、メモリ容量の軽減を図つている。しかるにメモリのア
ドレスＡＤＯに第１図の第Ｏ区画における第１ドツトラ
インＡ。

のけい線パターンを記憶せしめ、アドレスＡＤｌに第１
区画における第１ドツトラインＡ。のけい線パターンを
、・・・・・・アドレスＡＤ３ｌに第３１区画における
第１ドツトラインＡ。のけい線パターンを、アドレスＡ
Ｄ３２に第０区画における第２ドツトラインＡ１のけい
線パターンを・・・・・・というように順次記憶せしめ
ておけば、以下の如くリフレツシユメモリの読出しと同
期してこれを読出し、展開することにより所望のけい線
を表示できる。第１０図は、メモリの任意のアドレスか
ら読出したけい線パターンのデータを３２ドツトに展開
するための回路図であり、同図中ＢＦはメモリから読出
されるけい線パターンデータを一時ストアするためのバ
ツフアメモリ、０Ｒ１〜Ｕ）Ｒ３２はオアゲート、０Ｇ
１〜０Ｇ４は８個のオアゲートからなるオアゲート群、
ＰＲＤＯＯ−ＰＲＤ３ｌはリフレツシユメモリ（第３図
におけるＲＡＭｌＯに相当する）より読出したビデオ信
号である。

ＸＯビツトは各ドツトラインの部分１にけい線があるか
否かを表示するものであるから、オアゲート０Ｒ１〜０
Ｒ８に入力され、８ドツト分の画素に展開される。オア
ゲート０Ｒ１〜０Ｒ８にはさらにビデオ信号ＰＲＤＯＯ
−ＰＲＤＯ７が入力されており、またオアゲート０Ｒ１
の第３入力端子にはバツフアメモリＢＦのＹ。ビツト内
容が入力されている。Ｘ１ビツトは各ドツトラインの部
分にけい線があるか否かを表示するものであるから、オ
アゲート０Ｒ９〜０Ｒ１６に入力され、８ドツト分の画
素に展開される。オアゲートσＲ９〜′ＣｉＲｌ６には
さらにビデオ信号ＰＲＤＯ８〜ＰＲＤｌ５が入力されて
おり、またオアゲート０Ｒ９の第３入力端子にはバツフ
アメモリＢＦｆ）Ｙ１ビツト内容が入力されている。Ｘ
２ビツトは各ドツトラインの部分にけい線があるか否か
を表示するものであるから、オアゲートσＲｌ７〜０Ｒ
２４に入力され、８ドツト分の画素に展開される。オア
ゲート′０Ｒ１７〜′０Ｒ２４にはさらにビデオ信号Ｐ
ＲＤｌ６〜ＰＲＤ２３が入力されており、またオアゲー
ト０Ｒ１７の第３入力端子にはバツフアメモリＢＦｆ）
Ｙ２ビツト内容が入力されている。なお、オアゲート群
０Ｇ３はオアゲート群０Ｇ１および０Ｇ２と同じ構成で
あるため、第１０図においてぱその詳細を省略してある
。Ｘ３ビツトは各ドツトラインの部分にけい線があるか
否かを表示するものであるから、オアゲート０Ｒ２５〜
０Ｒ３２に入力され、８ドツト分の画素に展開される。

オアゲート０Ｒ２５〜′０Ｒ３２にはさらにビデオ信号
ＰＲＤ２４〜ＰＲＤ３ｌが入力されており、またオアゲ
ート０Ｒ２４の第３入力端子にはバツフアメモリＢＦ（
：ｒ）Ｙ３ビツト内容が入力され、さらにオアゲート′
０Ｒ３２の第３入力端子には、縦けい線１１２９を記入
するためのバツフアメモリＢＦ（：ｌ）Ｙ４ビツト内容
が入力される。そして各オアゲート０Ｒ１〜０Ｒ３２か
ら出力される出力信号Ｖ。

Ｏ−Ｖ３ｌは、たとえばオア回路でひとまとめにしてＣ
ＲＴのビデオ信号入力端すなわちカソード電極に加え、
これを輝度変調してＣＲＴ管理上に文字パターンに加え
てけい線パターンを表示する。以上詳細に説明したよう
に、本発明は文字図形の表示部分の外周をけい線で囲む
ことができるので、従来のけい線表示方式に比べて幅広
いけい線表示を実現することができる。

しかも、けい線データを圧縮してＲＡＭへ記憶させるこ
とができるので、けい線メモリの容量もさほど大きくな
らないという効果も併せて有するものである。

【図面の簡単な説明】

第１図はＣＲＴ管面上の文字区画を説明するための正面
図、第２図はドツトの集合で文字を表わした状態を示す
正面図、第３図は本発明を実施したデイスプレイ装置の
≦部を示すプロツク図、第４図はけい線データが区画内
にストアされた状態を示す説明図、第５図は区画内のけ
い線データを読み出す順序を説明するための説明図、第
６図は第１２９番目の縦けい線を引くためのＲＡＭを示
すプロツク図、第７図は縦けい線を表わすドツトの集合
状態を示す説明図、第６図は第１２９番目の縦けい線を
引くためのＲＡＭを示すプロツク図、第９図はメモリの
任意アドレスのビツト構成を示すプロツク図、第１０図
ぱ第２の実施例の回路図である。 図中、１は発振器、２および３は分周器、１０，１１お
よび１２はＲＡＭ、１５は論理和回路、１６はＣＲＴで
ある。

Claims (1)

【特許請求の範囲】
1. １ 一定数の行と列とをなして配置されたドットの集合
   により陰極線管面上に画像を表示するとともにドットの
   直線的な配列によりけい線を付すようにした陰極線管デ
   ィスプレイ装置において、陰極線管面上に表示せしめる
   文字図形データを一時蓄積するパターンメモリと、表示
   画面を行方向の所定数の区画に分割した各区画における
   けい線を示す各ドットを該区画ごとに集合せしめてグル
   ープ化した各グループのデータを蓄積する第１のメモリ
   と、表示画面を列方向の所定数の区画に分割した各区画
   におけるけい線を示す各ドットを該区画ごとに集合せし
   めてグループ化した各グループのデータを蓄積する第２
   のメモリと、表示画面における走査方向最終端の列にお
   けるけい線のデータを前記列方向の区画ごとにグループ
   化した各グループのデータを蓄積する第３のメモリと、
   表示画面における走査方向最終端の行におけるけい線の
   データを前記行方向の区画ごとにグループ化した各グル
   ープのデータを蓄積する第４のメモリとを具え、前記パ
   ターンメモリの読出しと同期して前記第１および第２の
   メモリのけい線データを読出して展開して、前記各区画
   の走査方向始端の行および列にけい線を表示せしめると
   ともに前記第３および第４のメモリのけい線データを読
   出して展開して表示画面における走査方向最終端の列お
   よび行にけい線を表示せしめることを特徴とするけい線
   データの管理方式。