JPS59111198A - 波形読み出し装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電子楽器のように、同時に異なった周波数の
信号を複数個発生させるのに適した波形読み出し装置に
関するものである。

従来例の構成とその問題点 従来、電子楽器の分野において、複数の鍵に対応する異
なった周波数の楽音を同時に発生させる方法としては、
独立の波形発生器、を備える方法と、１つの波形発生器
を時分割的に動作させて複数の周波数の波形を同時に発
生させる方法とがある。

楽音波形をディジタル的に発生させる場合、前者では、
ディジタル信号をアナログ信号に変換する０人変換器が
波形発生器の数だけ必要になる欠点がある。後者の場合
、１つの波形発生器を時分゛割動作させるから、必然的
にサンプル値を発生させることになる。これらのサンプ
ル値を出力するときに、０人変換器を用いる必要がある
。従来複数のサンプル値を加算してから、ＤＡ変換する
方式が使われている。この場合には、ＤＡ変換器は１個
で良いが、加算結果のダイナミックレンジが増加するた
め加算結果を正確にＤＡ変換するために、０人変換器の
ビット数を多く必要とする欠点がある。また、複数のサ
ンプル値は、ＤＡ変換器の動作周波数でサンプリングさ
れた値であることが要求される。すなわち複数の楽音は
、それぞれ共通のサンプリング周波数を想定して計算さ
れたものでなければならない０ところが複数の楽音の周
波数は、一般に１２平均律にしたがい１２通りの周波数
よりなっており、これらのすべての周波数とサンプリン
グ周波数とが調和関係（単純には楽音の基本周波数の整
数倍がサンプリング周波数となる関係）に々るには、サ
ンプリング周波数が非常に大きくなり全く実用性がなく
なる。一方、実用性のあるサンプリング周波数、たとえ
ば、２０〜５０ＫＨ２位では、いずれかの音階の楽音の
基本周波数とサンプリング周波数とが非調和関係となり
、サンプリングによる折゛り返し周波数が楽音の高調波
成分の周波数からずれてしまうために、にごった音にな
る。また、波形サンプル値を一周期分用意して、それを
繰り返し読み出す波形発生方法を使うことができず、良
質の楽音を得るには、サンプル数を多くするか、あるい
はサンプル値の間で補間演算する必要が出てきて、波形
発生装置が大規模になるという欠点もあった。

発明の目的 本発明は、内部の波形発生セ波形計算の速度と楽音の基
本周波数とは非同期とし、楽音の基本周波数の整数倍の
読み出し周波数にしたがって読み出すようにして、上記
欠点のないようにすると共に使用者の好みに応じた各種
のモードに使用できるようにしたものである。

発明の構成 本発明は複数の波形を発生する波形発生器と、上記波形
の読み出し周波数を発生する読み出し周波数発生器と、
上記読み出し周波数にしたがって上記波形を読み出すと
ともに、指定されたモードにしたがって異々る出力端子
に上記波形発生器の発生する波形サンプルを出力する読
み出し装置とを設け、読み出し周波数のそれぞれに同期
した波形のサンプルを読み出すように構成するとともに
、得られた波形サンプルを指定されたモードにしたがっ
て複数個の出力端子に任意にふり分けて供給するように
したものである。

実施例の説明 第１図は本発明の基本動作を説明するためのブロック図
である。

１はノートクロックジェネレータ（ＮＣＧ）で、マスタ
クロック信号ＭＣＩを分周して、１２平均律の音階音に
対応する１２通りのノートクロック（Ｃ＋”＋Ｄ＋・・
・・・・、Ｂ）を発生する。２はタイミングパルス発生
ｇ（ＴＰｃ、）で、必要なパルス信号を発生する。３は
ノードクロックセレクタ（ＮＣ５）であって、発生すべ
き音階音を指定するノートデータを受けて、上記１２の
ノートクロック（Ｃ，Ｃ、Ｏ，・・・・・・、Ｂ）から
指定のノートデータに対応するノートクロックを選択し
て出力する機能をもつ。本実施例では、鍵盤の鍵を同時
に８つまで押さえても音が出る、いわゆる、８チヤンネ
ルの発音数を想定しているので、８個のノートデータに
対して、それぞれのノートクロックが選択され、ＮＣＫ
１〜ＮＣＸａの８個のノートクロックが出力される。音
名および、ノートクロックジェネレータ（ＮＣＧ）１に
おけるマスククロックＭＣＫＯ分周数、音階周波数の関
係を第１表に示す。

第　　　１　　　表 ｆＭＣＩ　＝　８．０００９６ 選択されたノートクロックＮＣＫ１〜８は、それぞれ計
算要求フラグレジズタ４に印加される。

計算要求フラグレジスタ４は、８個のＳＲ７リツプフロ
ツプＦ’Ｇ１’〜８で構成される。ノートクロ、りＨＣ
Ｋ１〜８はそれぞれＳＲクリップフロップＦＧ”１〜Ｂ
のセット端子Ｓに印加される０、そして、ノートクロッ
クＮＣＫ１〜８が出力されるたびにＳＲフリップフロッ
プＦＣ１〜８はそれぞれセットされ、それらの出力であ
る計算要求フラグ１〜８（ＣＲＦ１〜８）が１″と力る
ｏＳＲフリップフロップＦＧ１〜８のリセット端子Ｈに
は、後述する計算終了信号ＣＥＮ１〜８が印加され、こ
の計算終了信号０ＸＮ１〜８が１″になるたびに計算要
求フラグ０Ｒ１１〜８は“０”になる。

６は読み出し装置で、読み出し信号ＴＲ８１〜８を発生
する。読み出し信号は計算要求フラグ（３ＲＦ１〜８の
立上りから始まる所定の幅を持ったノクルス信号であっ
て、ノートクロックＨＣＫ・１〜８の周波数で繰り返す
。読み出し装置６は、マスタクロックＭＯＫによりシフ
ト動作するシフトレジスタＳＲ１〜８と一方にインバー
タのついだアンドゲートとにより構成され、８つの各チ
ャンネルに対応して設けられている。

６は計算要求検出制御器、γは波形計算器で、これらの
６と７で波形発生器を構成する。計算要求検出制御器６
には、８チヤンネルのそれぞれに対応してＣＴＬ１〜８
の８個が設けられている〇チャンネル１について説明す
る。タイミングパルス発生器ＴＰＧ２は、計算開始信号
Ｃ８Ｔ１と計算終了信号ＣＥＮ１とサンプル終了信号５
ＥＮ１および計算クロック信号ＣＣＸをＣＴＬｌに供給
している。アンドゲート２ｏと２１の一方の大刀端子に
計算要求フラグＣＲＦ１が印加され、他方に１、計算開
始信号Ｃ５Ｔ１と計算終了信号ＣＥＮ１がそれぞれ印加
されている。アンドゲート２０゜２１の出力はＳＲフリ
ップフロップ２２のセット端子Ｓとリセット端子Ｒとに
それぞれ印加される。

アンドゲート２１の出力はさらにＳＲフリップフロップ
２３０セット端子Ｓと、計算ｉ求フラグレジスタ４の中
のＳＲフリッフリロップＦＧ１のリセット端子Ｈにも印
加されている。ＳＲフリップフロップ２３のリセット端
子Ｈにはサンプル終了信号５ＥＮ１が印加されている。

ＳＲフリップンロップ２２の出力Ｑは計算サイクル信号
ＣＬＣ１としてアンドゲート２４に加わり、計算クロッ
ク信号ＣＣＫの波形計算器７のチャンネルＣＨ１への印
加をコントロールしている。ＳＲノリツブフロップ２３
の出力Ｑは、サンプル信号ＳＭＰ１として、後述する書
き込み装置８のゲートＧ１と、バッファメモリ１ｏのス
イッチＱ１に印加されている０ 波形計算器７はチャンネルＣＨ１〜８の８チャンネル分
あり、ノートデータ、オクターブデータ。

キーオンオフデータにしたがって、所定の音階とオクタ
ーブを持った楽音波形のサンプル値を、計算クロック信
号ＣＣＫに従って計算し、ゲート０１〜Ｇ８へ出力する
。所定のクロック数で、新たな波形のサンプル値を計算
するものであれば良い０書き込み装置８は、ラッチまた
はゲート０１〜Ｇ８とＤＡ変換器９とより成る。波形計
算器７が計算を終了して正しい出力を出している間、サ
ンプル信号ＳＭＰ”１〜８に対応して、サンプル値を次
段のＤＡ変換器９に供給する０サンプル信号ＳＭＰ１〜
８が”ｏ”のときには、各ゲート０１〜Ｇ８の出力は高
インピーダンスになり、他のゲートへ影響しないように
なっている。ＤＡ変換器９の出力は、バッファメモリ１
ｏに印加される。

バッフ７メモリ１ｏは書き込み用のトランジスタスイッ
チＱ１〜Ｑ８　　と、電圧を保持するキャノくシタＣ１
〜Ｃ８、および読み出し用のトランジスタスイッチＱ１
１〜Ｑ１Ｂとより成る。書き込み用のトランジスタスイ
ッチＱ１〜Ｑ８のゲートにはサンプル信号８ＭＰ１〜８
がそれぞれ印加され、読み出し用トランジスタスイッチ
Ｑ、〜Ｑ１Ｂには読み出し信号ＴＲ８１〜８がそれぞれ
印加されている。サンプル信号ＳＭＰＩが“１”になり
トランジスタスイッチＱ１に加わるとトランジスタスイ
ッチＱ１はＯＮになり、ＤＡ変換器９の出力電圧ｖ１が
トランジスタスイッチＱ１　を介してキャノくシタＣ１
μ電され′、その後サンプル信号ＳＭＰ１が“′０・に
なると、電圧ｖ１は保持される０読み出し信号ＴＲ８１
が“１”になるとスイッチＱ１１がオンになり、キャパ
シタＣ１王の電荷は、オペアンプ１１とキャパシタＣ，
より成る加算ホールド回路に流れ込み、出力端子１２に
出力電圧 １ ０Ｆ が現われ、保持される。なお、本発明に用いるバッファ
メモリについては後述する。

第２図は、第１図の実施例の主要部分の動作タイミング
を示している。第２図において、計算タイムスロットが
１〜８捷で用意されている。計算タイムスロット１の初
めに計算開始信号Ｃ８Ｔ１が発生する。計算タイムスロ
ット１の終りに計算終了信号ＣＥＮ１が発生する。計算
タイムスロット２の終りにサンプル終了信号５ＥＮ１が
発生する。これらのパルスは計算タイムスロット１〜８
を周期として繰返し発生している。この周期と無関係の
周期でかつノートデータに対応したノートクロックＮＣ
Ｋ１がチャンネル１に対して発生すると、第２図のＮＣ
Ｋ１により計算要求フラグレジスタ６のＦＧｌがセット
され、計算要求フラグＣＲＦ１がＩ＋　１１１になる。

計算要求フラグＣＲＦ１は計算タイムスロット１つの幅
より少し小さい時間だけシフトレジスタＳＲ１により遅
延されゲートされて読み出し信号ＴＲ８１が発生する。

計算要求フラグＣＲＦ１が“１”′のまま、計算タイム
スロット１になって、計算開始信号ｃｓ’ｒ１が発生す
ると、この計算開始信号Ｃ８Ｔ１はゲート２０を通過し
、ＳＲクリップフロップ２２をセットするので、計算サ
イクル信号ＣＬＣ１が１”にな“　る。計算サイクル信
号０ＬＣＩはアンドゲート２４を開いて計算クロック信
号ＣＣＫが波形計算器７０チヤンネルＣＨ１に加わり、
新しい波形サンプル計算が実行される。計算は計算タイ
ムスロット内で完了し、計算終了信号ＣＥＮ１が到来す
ると、このときアンドゲート２１には計算要求フラグＣ
ＲＦ１が１”のまま加わ・っているから、計算終了信号
ＣＥＮ１はＳＲフリップンロップ２２をリセット、ＳＲ
フリップフロップ２３をセット。

ＳＲンリップフロップＥＧ１をリセットする。したがっ
て計算サイクル信号ＣＬＣ１は”ｏ″となり、ゲート２
４は閉じて計算クロック信号ＣＣＫの供給は終る。Ｓｌ
’ｌフリッフリロップＦＧ１の出力である計算要求フラ
グＣＲＦ１は０”となり、計算要求の生起に対応した計
算の実行が終了したことを示す。計算要求フラグレジス
タ４のＳＲフリップフロップＦＧ１はっぎのノートクロ
ックＮＣＫ１の到来に備えるＯ８Ｒフリγプフロップ２
３がセットされたのでサンプル信号ＳＭＰ１がパ１”に
なり、ゲートＧ１を開き、計算結果である波形サンプル
をＤＡ変換器９に供給する。そしてトランジスタスイッ
チＱ１　　もオンに々す、ＤＡ変換器９の出力電圧ｖ１
がキャパシタＣ１に印加される。キャパシタＣ１の電圧
が充分正確に電圧ｖ１になるまで充電されたあと、サン
プル終了信号５ＥＮ１が発生し、ＳＲクリップ７０クプ
２３をリセットし、サンプル信号ＳＭＰ１が０＃になる
。サンプル信号ＳＭＰ１がｏ”になるとゲートＧ１が閉
じて出力は高インピーダンスになり、同時にトランジス
タスイッチＱ１　もオフになり、キャパシタＣ１は電圧
ｖ１　を保神オる。つぎに、ノートクロック信号ＮＣＫ
１゛がＳＲフリップフロップＦＧ１に到達すると、読み
出し回路５を介して、読出信号ＴＲ８１が１”になり、
上記の電圧Ｖ　がトランジスタスイッチＱ１１を通して
キャパシタａ、に転送される。

以上のように、ノートクロック信号ＮＣＫ１が発生する
と、前回の波形サンプル値を読み出すと共に、計算要求
フラグを立てて、チャンネルＣＨ１の計算タイムスロッ
トになるまで倚ち、チャンネルＣＨ１の計算タイムスロ
ット１になるとチャンネルＣＨ１の波形計算を実行し、
そのつぎのタイムスロット２で、計算結果ＯＤＡ変換と
バッファメモリへの書き込みを行なうようにしている。

チャンネルＣＨ１に供給されるトートクロック信号ＮＣ
Ｋ１０周波数はノートデータにより異なり、一般にＣか
らＢまでのほぼ２倍弱の範囲に存在している。したがっ
て、ノートクロックＮＣＫ１の周波数が低いと、計算要
求フラグＣＲＦ１が“１″になっていないのに計算タイ
ムスロット１になることがあるが、この場合はまだ波形
サンプルを計算しなくてもよいから、計算サイクル信号
ＣＬＣ１はＯ″を保つ・ようにしている。逆にノートク
ロックＮＣＫ１０周波数が高くなりすぎると、計算タイ
ムスロット１の到来が間に合わないおそれも考えられる
。計算タイムスロット８千２個分の周期より大きい場合
には、その心配はない。

チャンネルＣＨ２，・８についても同様の動作を行なう
。第３図は、チャンネルＣＨ１〜４に種々の周期のノー
トクロック信号ＮＣＫ１〜４が到来したときの、計算要
求フラグ０ＲＦｑ〜４．計算サイクル信号ＣＬ０１〜４
．ＯＡ変換サイクル（ＤＡＣ１〜４）、出力サイクル（
ｏ’ｒｃ１〜４）を示している。ＯＡ変換サイクル０Ａ
０１〜４は、サンプル信号ＳＭＰ１〜４に対応する。出
力サイクル０Ｔ０１〜４は、読み出し信号ＴＲ８１〜４
に対応する。計算要求フラグＣＲ７１〜４の立上りの太
い部分は、ノートクロック信号Ｎ０Ｋ１〜４の発生を示
している。計算タイムスロット１〜４ではそれぞれ、チ
ャンネルＣＨ１〜４０波形計算を行なってい／ｊ□チャ
ンネルＣＨ２には、周期の大きいノートクロック信号が
印加されているので、計算タイムスロット２は１回おき
強しか実際に計算が実行されない。点線部分では計算要
求フラグＣＲＦ２が０であるから、計算休止状態である
。チャンネルＣＨ３はノートクロックＮＣＫ３の周期が
小さい場合で、つぎの計算タイムスロットのつぎＯＤＡ
変換サイクルにノートクロックＮＣＫ３が発生したため
、計算実行が１回遅れているが、出力サイクルは正常に
動作する例である。

チャンネルＣＨ４は、計算タイムスロットにノートクロ
ックＮＣＫ４が発生しただめに計算実行を遅らせたが、
出力サイクルは正常に動作する例である。

以上のように１、内部の計算のサイクルと、外部の読み
出しのサイクルとが、同期できず、かつ、読み出し周期
が複数個あり、読み出しタイミングが複数のチャンネル
間で一致してしまう場合が発生するようなシステムにお
いても１５本実施例のようにすることにより、書き込み
とＤＡ変換を内部に同期させておいて、なおかつ、読み
出しは、各チャンネル独立に行なうことが可能になる０
第１図の実施例では、波形計算器７とゲート８をチャン
ネルごとに独立に設けたが、第３図のタイミング図では
計算タイムスロットが完全に独立であり、書き込みも同
様に独立であるから、それぞれ１チャンネル分だけ持ち
ＴＤＭ（時分割多重化）動作をさせても良い。

第４図は、さらに計算要求検出制御回路６もＴＤＭ動作
させるようにした本発明の別の実施例である。

第６図に第４図の各部のタイミングと信号波形を示す。

第４図において、第１図の実施例と同様の機能を有する
ものには同番号をつけ説明を省く。

タイミングパルスジェネレータＴＰＧ２は、第６図に示
すように、計算クロシフ信号ＣＣ・Ｋ、計算開始信号Ｃ
ＡＴ、計算終了信号ＣＥＮを発生する。（ＴＳ）は計算
タイムスロット１〜８を指定する３ビットコードＡ、Ｂ
、Ｏより成る信号である。これらの信号群は、計算要求
検出制御回路６に供給される。計算要求検出制御回路６
は、アンドゲート２０，２１．２４．ＳＲ７リツプ７０
ッ゛プ２２．シフトレジスタ２５．マルチプレクサ２７
゜デマルチプレクサ２６と２８とにより構成される。

一１ ７はＴＤＭ化された波形計算器、８はラッチ、９はＤＡ
変換器である。その他は第１図の実施例と同様である。

第５図において、マスククロックＭ　Ｇ　Ｋ　Ｉｄ　１
回分周され計算クロック信号ｃｃＫと力る。計算クロッ
ク信号ＣＣＫが１０個で１つの計算タイムスロットと形
成する。各計算タイムスロットは（ＴＳ　）で指示され
る。　（Ａ、［３，Ｃ）＝（１，１，１）が計算タイム
スロット１を表わす。各タイムスロットの最初の計算ク
ロック信号ＣＣＫが計算開始信号Ｃ８Ｔ、最後の計算ク
ロック信号ＣＣＸが計算終了信号（４ＮＫ、欧る。

第１図の実施例と同様に計算要求フラグＣＲＦ１〜８が
計算要求フラグレジスフ４に立つ。これらの計算要求フ
ラグＣＲ１＋〜８はマルチプレクサ２７で順にスキャン
される。　（ＴＳ　）＝（１１”＋　）のとき、計算要
求フラグＣＲＦ１が選択されアントゲ−）２０．２１に
印加される。計算要求フラグＣＲＦ１＝“１″′ならＳ
Ｒフリップ２２がセットされ、計算サイクル信号ＣＬＣ
が１″に々す、計算クロック信号ＣＣＫが波形計算器７
に供給される。（ＴＳ）が波形計算器に供給されている
から、計算タイムスロット１で行なうべきノートデータ
、オクターブデータに対応する波形計算が実行できる。

計算クロック信号ＣＣＫ１ｏ個の最後のクロック信号で
計算が完了し、計算結果はそのクロック信号の立下りで
ラッテ８にラッチされる。

ラッチクロックはアンドゲート２１より出力されるリセ
ット信号ｕｇｓｇ’ｒが用いられる。リセット信号ＲＥ
ＳＥＴは、ＳＲフリップフロップ２２をリセットし、計
算サイクル信号ＣＬＣを“０”にする。このときデマル
チプレクサ２６には、（′ＴＳ）＝（１１１）が入力さ
れているから、リセ、）信号ＲＩＣ８ＥＴは、計算要求
フラグレジスタ４のチャンネルＣＨ１すなわちＳＲフリ
ップフロップＦＧ１のリセット端子Ｈに印加され、計算
要求フラグＣＲＦ１’ｉ“○”にする。ＳＲフ、リップ
フロシブ２２の出力である計算サイクル信号９ＬＣは、
計算クロンク信号ＣＣＫ９個分のパルス幅をもつが、こ
の信号は、シフトレジスタ２５で、マスタークロック信
号ＭＣＩ２０個分すなわち１計算タイムスロット分の遅
延をされてサンプル信号ＳＭＰとしてデマルチプレクサ
２８に印加される０サンプル値号ＳＭＰが出力されると
きは、（ＴＳ　）　−（０１１）になっている。この（
ｏｌｌ）に対して、チャンネルＣＨ１に対応するバッフ
ァメモリが選択されるよ゛うにトランジスタスイッチＱ
１にサンプル信号ＳＭＰが導かれるので、ラッチ８の計
算結果はＤ２人変換器９−を介してチャンネルＣＨ１の
４くラフアメモリに記憶保持きれる。

（ＴＳ）−（ｏｌｌ）となりチャンネルＣＨ２になった
ときに、計算要求フラグ０ＲＦ２が“１”であればチャ
ンネルＣＨ１と同様の動作を行なう。

（ＴＳ］＝（１０１）すなわちチャンネルＯＨ３の計算
タイムスロット３になったときに計算要求フラグＣＲＦ
３が”ｏ″で塾゛れば、ＳＲフリップフロップ２２はセ
ットされない。したがって計算サイクル信号ＣＬＣは０
”のままであり、チャンネルＯＨ？の波形計算は行なわ
れない。サンプル信号ＳＭＰもＯ”であるからサンプル
も行なわれず、バッファメモリのチャンネルＣＨ３は、
それ以前の計算結果をそのまま保持する。

一方、各チャンネルにノートクロック信号ＮＣＫ１〜８
が発生すると、第１図の場合と同様、読出信号ＴＲ８１
〜８が発生し、バッファメモリー。

の各チャンネルに対応するキャパシタ０１〜Ｃ８の（ 保持電圧ｖ１〜ｖ８を読み出す。

第１図において、ノートデータ、オクターブデータ、キ
ーオン・オ゛フデータは、いわゆるジェネレータアサイ
ナによって、チャンネルＣＨ１〜８のどのチャン′ネル
に押鍵された鍵の音高、オクターブを割り当てるが決定
にもとづくデータとして供給されている。ジェネレータ
アサイナについては公知の技術であり、その構成は本発
明の本質と直接関係がないので説明を省く。

波形計算器７は、第４図で１０クロツクで新しいサンプ
ル値を算出するものとしたが、これは１゜クロックに限
定されない。たとえば、あらかじめ読み出すサンプル値
がメモリに書き込まれているような場合、前回のメモリ
アドレスのつぎのアドレスを読み冒せば良いから、１０
クロツクの必要はなく、アドレスの歩進とメモリ読出し
の時間があれば十分である。

波形計算器７は、ディジタルサンプルを計算するもので
々く、アナログサンプル値を算出するものでもよい。こ
の場合、電圧制御によるミュージックシンセサイザのよ
うなアナログコンピュータを活用してもよい。

第１図と第４図のバッファメモリ１０では、各チャンネ
ル１〜８の出力を加算するようにしたが、各チャンネル
のキャパシタ０１〜Ｃ８の電荷を独立に読み出しても良
い。第６図は、その−例である。

第６図においてバクフッメモリ１０の出力は各トランジ
スタスイッチＱ１１〜Ｑ１８について、独立に出力させ
ている。３１〜３８はアナログ乗算器である０１３は各
チャンネルの鍵の押鍵・離鍵に対応するキーオンオフデ
ータを受けて、楽音の包絡線信号、いわゆるエンベロー
プ信号を発生するエンベロープ信号発生器である。この
実施例では、エンベロープをバッファメモリ１ｏの出力
段でかけるので、波形計算器７では第１図や第４図の実
施例と異カリ、エンベロープ計算が不用である。

したがって波形計算器７には、キーオンオフデータをと
くに加える必要がなくなる○ 第７図は、波形計算器７の他の例である。第７図におい
て、６ｏは楽音波形の記憶された読み出し専用メモリ（
ＲＯＭ　）５３のウェーブアドレスデータＷＡＤを記憶
するアドレスレジスタで、１ワード８ビツトで構成され
、８チヤンネルに対応して設けられている。６１はアド
レスに１を加算する加算器、５２は加算されたアドレス
データをオクターブデータにしたがってビットシフトす
るシフター、５３は１ワード８ビツト２５６アドレスか
らなる読み出し専用メモ！ＪＲＯＭで、楽音波形の１周
期分を格納したものである。アドレスレジスタ５ｏには
、計算タイムスロットコード（ＴＳ　）と読み出し書き
込み信号Ｒ／Ｗが印加され、（ＴＳ　］で指定されるレ
ジスタの格納しているウェーブアドレスデータＷＡＤが
まずＲ／Ｗ−“１”により読み出された加算器６１で＋
１されて、Ｒ／Ｗ＝’ｌＤ”で再び同じレジスタに書き
込まれる。したがってアドレスデータＷＡＤは＋１ずつ
進んでゆく。計算タイムスロットにお−いて、計算サイ
クル信号ＣＬ　Ｃ＝　”　Ｏ”なら計算の必要がないか
ら、アンドゲート６ｏにより＋１データが阻止されて、
ウェーブアドレスデータＷＡＤは、もとのままになる。

ウェーブアドレスデータＷＡＤはシフト５２により、オ
クターブの高さに対応してシフトされる。１ビット高位
にシフトされると読み出し専用メモリＲＯＭ５３のアド
レスとしては、増分が２倍になるからＲＯＭアドレスの
歩進が速くなり、発生する波形の基本周波数が２倍にな
る。読み出し専用メモ！ＪＲＯＭ５３の出力である波形
サンプルデータＷＤは掛算Ｄ、ム変換器６８のデータ入
力端子に印加される。６４はエンベロープアドレスデー
タＥＡＤを格納するレジスタで、８チャンネル分アリ、
計算タイムスロットコート（Ｔ　Ｓ　）　、！：読み出
し書き込み信号Ｒ／Ｗとにより任意のレジスタの読み書
きができる０６６は歩進データ発生器で、ノートデータ
ごとに異なった歩進データを保有し、各計算タイムスロ
ットごとに、そのノートに対応する歩進数を出力する。

６５は選択された歩進数とエンベロープアドレスデータ
ＷＡＤ、！：を加算する加算器である。加、算器６６の
出力はレジスタ６４とＲＯＭ５７に供給される。６７は
楽音のエンベロープの立上りから立下りまでの波形デー
タを記憶しているメモリである。

鍵が押されるとキーオンデータが１”になりレジスタ６
４のうちの所定のチャンネルのレジスタの内容であるエ
ンベロープアドレスデータＥＡＤが初期化され０になる
。そして、エンベロープアドレスゲータＥＡＤ＝ｏに１
２０歩進数のう、ち、押鍵されたノートに対応する歩進
数ΔΣムＤが加えられ、再びもとのレジスタに格納され
ると共に、ＨＡＤ十ΔΣムＤのアドレスのエンベロープ
データＨＤが読み田し専用メモｌＪＲＯＭ５７から読み
出される。もし、そのときの計算サイクル信号ＣＬＣが
０″ならエンベロープアドレスデータＭＡＤは歩進しな
い。このようにして、押鍵されると、音の立上りから立
下りまでのエンベロープデータＥＤが読み出され、ＤＡ
変換器６９により、アナログ電圧のエンベロープ信号ｖ
ＥＮＶが得られる。

以上の動作は計算タイムスロット単位でＴＤＭ化されて
いるから、エンベロープ信号ｖＥＮＶもＴＤＭ化されて
出力される。エンベロープ信号ｖＫＮＶは、掛算ＤＡ変
換器６８の基準電圧になっている。

掛算ＤＡ変換器６８は、基準電圧ｖｒｅｆ＝ｖＫＩＴと
、波形データ入力ＷＤとの掛算結果を出力電圧として出
力する機能をもつ。したがって掛算ＤＡ変換器６８の出
力は、読み出し専用メモ！ＪＲＯＭ５３の格納している
音源波形サンプルと読み出し専用メモリＲＯＭ５７の格
納しているエンベロープ波形サンプルとの掛算を半ディ
ジタル的に行なったものとなり、かつ、そのタイミング
は内部の計算タイムスロット１〜８に同期して出力され
る。したがって、第４図と同様のバッフ７メモリ１０に
印加すれば、所望のノートクロシフの生起タイミングに
、エンベロープ付の音源サンプル値として読み出せる。

第７図の実施例の特徴は、ＤＡ変換器６８と６９の２つ
を用いることにより、ディジタル掛算を用いずに、エン
ベロープの乗算ができる点にある。

ＤＡ変換器５８と５９の間、またはＤＡ変換器犯の出力
に、さらに掛算ＤＡ変換器を追加して、そのディジタル
入力に全体の振幅に相当するデータを入力することによ
り、各チャンネルの楽音信号のレベルを独立に設定する
こともできる。

キーオンオフデータとエンベロープ曲線の関係について
は、上記実施例はもっとも簡単な場合について述べてい
る。キーオフ後にエンベロープが急速に減衰するダンパ
ーなどの機能をもたせてもよい。

つぎに、バッファメモリ１０について説明する０第１図
におけるバッファメモリ１ｏの出力には、オペアンプ１
１と帰還用キャパシタＣＦとが設けられ、バッファメモ
リ１０の各チャンネルの出力を加算するようにしている
が、オペアンプ１１とキャパシタＣＦには、加算作用だ
けでなく積分作用がある。すなわち、キャパシタＣＦの
端子間電圧は、そのまま保持される。積分の代りにホー
ルド作用と云ってもよい。云いかえると、読み出された
前回のザンプル電圧は、そのまま保持されることになる
。したがって、第１図におけるバッファメモリ１ｏへの
書き込み電圧は、波形の差分値である必要がある。波形
の差分値を得るには、波形計算器７の出力する波形サン
プルデータの前回値ＷＤ（ｎＴ−Ｔ）と今回値ＷＤ（ｎ
Ｔ）の差ＷＤ　（ｎＴ　）　−ＷＤ　（ｎＴＬＴ　）を
計算して出力するようにすればよい。これらの演算はデ
ィジタル的に行なうことができる。

第４図のバックアメモリ１０とオペアンプ１１゜キャパ
シタＣＦを用いる場合にも同様に、差分サンプルデータ
をラッチ８に書き込むことが必要である。第６図におい
ても、読み出し用のトランジスタスイッチＱ１１〜Ｑ１
８の出力にホールド回路が設けられるときには、ラッチ
８には差分サンプルデータを書き込むことが必要である
。

第７図ではバッファメモリ１ｏの出力にホールド回路が
設けられているので、バッファメモリ１０への入力電圧
は差分サンプル値でなければ々らない０６ｏは差分サン
プル値演算器である。第８図は、この部分の図、第９図
は差分サンプル値演算器の例、第１ｏ図はそのタイミン
グ図である。第８図において、掛算ＤＡ変換器５８と０
人変換器６９には、それぞれ波形サンプルデータＷＤ　
（ｎＴ−Ｔ）、ＷＤ（ｎＴ）とエンベロープデータＥＤ
　（ｎＴ−Ｔ）、ＥＤ（ｎＴ）が供給される。１回前の
データＷＤ（ｎＴ−Ｔ）とＥＤ（ｎＴ−Ｔ）は第１ｏ図
９１において供給され、ωＢにおいては波形サンプルデ
ータＷＤ（ｎＴ）　　とエンベロープデータＥＤ（ｎＴ
）、すなわち今回のデータが供給される。第９図におい
て、スイッチＱ１００１キヤパシタＯＡ、オペアンプ７
ｏは、１回前のデータＷＤ　（ｎＴ　−’ｒ　）　ｘｇ
　Ｄ　（ｎＴ　−Ｔ）に相当する電圧Ｖ（ｎＴ−Ｔ）を
保持するサンプルホールド回路である。今回のデータＷ
Ｄ　（ｎＴ　）ｘＥＤ（ｎＴ）に相当する電圧ｖ（’ｎ
Ｔ）はスイッチＱ１０１がオンになるωＢにおいてキャ
パシタＣｓの一端に印加されるが、このときその他端に
は、スイッチＱ１゜２がオンに力って前回の’１（ｎＴ
−Ｔ）が印加されるｏしたが・つてキャパシタＣＢの端
子間電圧は ΔＶ（ｎＴ）＝Ｖ（ｎＴ）−Ｖ（ｎＴ−Ｔ）となる。ω
ＣにおいてスイッチＱ１゜３がオンになるので、ΔＶ　
（ｎＴ　怠バッファアンプ８ｏを介して出力され、バッ
ファメモリ１０に供給される。以上のようにして、差分
サンプル値演算器６ｏは波形サンプルデータとエンベロ
ープデータの積である楽音サンプルデータの差分電圧を
つくり出す。

以上の各実施例において、バッファメモＩＪ　１０とし
ては、最も基本的な動作を説明するために、一部分のみ
を示しだが、実際には本発明においては、第１１図に示
すように、複数個の出力線を備えたものを用いる。

第１１図において、トランジスタよりなるスイッチＱ１
００１キヤパシタ０１〜Ｃ８は、第１図に示したものと
同じである。トランジスタＱ１〜Ｑ８の一方の端子には
、マ）　ＩＪフックス列線ｊ＝１〜８が設けられており
、マトリックスの行線ｉ＝１〜４との各交点には、スイ
ッチＱｉｉ　（１＝１　＋　２　＋　３　＋４　＋　］
−１ｔ　２＋　”＋・・・・・・、８）が設けられてい
る。

スイッチＱ１〜Ｑ８の各ゲート０１〜Ｇ８には第１図の
実施例において説明したサンプル信号ＳＭＰ１′−８が
それぞれ印加される。スイッチＱｉｊのゲーとＧ工、に
は、後述する読み出し信号が印加される。

マ）　ＩＪフックス行線は、出力端子００１〜００４を
介して積分器に接続される０積分器は演算増幅器ム１〜
Ａ４とキャパシタａｙ’１〜ＣＦ４　により構成される
。第１図で述べた読み出し信号ＴＲ８ｊは、スイッチＱ
　１ｊ　＋　Ｑ２ｊ　＋　Ｑ３ｊ　、Ｑ４ｊのうちの１
つに供給されるので、キャパシタＣｊの電荷は、４つの
積分器のいずれか１つに供給される。

第１２図は、読み出し信号ＴＲ８ｊを選択的に各トラン
ジスタのゲートに供給する選択回路である０１０６は、
デコーダ・ラッチで、外部たとえばマイクロコンピュー
タから供給される２ビツトのモードコードを、ラッチ信
号によりラッチし、４本の信号にデコードする。デコー
ドされた信号をモードに対応してＭｌ、　Ｍ２．　）１
３．　Ｍ４とする。アンドゲート１００，１０１．１０
２，１０３の一方の入力には、Ｍ、　、　Ｍ２．　Ｍ３
．　Ｍ４が、他方の入力には、第１３図に示した信号が
加えられる。アンドゲート１ｏｏ〜１０３の出力は、オ
アゲート１０４を介し、アンドゲート１ｏ５に供給され
、読み出し信号ＴＲ８ｊを選択して出力する。アンドゲ
ート１００．１０１，１０２，１０３の上記他方の入力
に対ｔル信号ヲＳｉ；１　＋　”ｇ２＋　５ｉｊ３１”
５ｉｊ４とすると、（ｉ、ｊ）の組み合わせに対して第
１３図のような表をつくることができる。またＧｉｊは
Ｇｉｊ　＝ＴＲ５ｊ−（Ｓｌｊｌ−Ｍｌ−１−８ｉｊ２
−Ｍ２＋Ｓｉｊ３−Ｍ３十５ｉｊ４・Ｍ４） と表わせる。

モードがＭ１＝１のときは、第１３図（ａ）に従い、Ｇ
・　　＝ＴＲ１−８，。

ｌコ　　　　　　コ　　　１コ１ となる。このとき、第１行（ｉ＝１）のみが有効になり
、すべての信号は、出力端子ｖＯ１に現われる。これは
、第１図の場合と等価である。

モードがＭ２−＝１となると、第１３図（ｂ）が有効に
なる。

ＧｌコーＴＲＳコ　・　Ｓｌコ２ その結果、チャンネル１，２は、出力端子ｖｏ１へ結合
され、チャンネル２．３は、出力端子ｖｏへ結合され、
チャンネル５，６．７は出力端子ｖ０３へ結合され、チ
ャンネル８は出方端子ｖｏ４に結合される。したがって
、チャンネル１，２を単音楽器に、チャンネル３と４を
２声のパートに、チャンネル５，６．７を、伴奏パート
に、チャンネル８をベースパートに使うようにすれば、
各パートが別々の出力端子に分かれているから、特定の
パートの音量レベルを調整したり、歩調器により変調効
果を与えたりすることが可能になる。

モードがＭ３−１のときは、第１３図（０）のようにな
る。このときは、チャンネル１〜４を上−盤に、チャン
ネル６〜８を下鍵盤に使用することができる０ モードＭ４＝１のときは、第１３図１ｄ）のようになる
。第１３図（ｄ）において、Ｏｌｊは、オクターブデー
タを表わしている。オクターブデータは第１図において
述べたように楽音のオクターブを指定するものである。

オクターブデータとオクターブの関係が、たとえば Ｃ〜Ｂ　・・・・・・・・・・・・・・・・・・０１ｊ
２　　　　　２ ＣＮＢ　・・・・・・・・・・・・・・・・・・０２ｊ
３　　　　　３ ＣＮＢ　・・・・・・・・・・・・・・・・・・０３ｊ
４　　　　　６ Ｃ〜　Ｂ６・・・・・・・・・・・・・・・・・０４コ
とする。ここで、ｊは列番号であると共にチャンネル番
号でもある。このようにすれば、発生する楽音のオクタ
ーブデータにしたがって、出力端子ｖＯ〜ｖＯ４が選択
されることになる。そしてｖＯ・・・・・・・・・・・
・・・・・・・・・・・・・Ｃ２〜８２ｖＯ・・・・・
・・・・・・・・・・・・・・・・・？・０３〜Ｂ３ｖ
ｏ　　・・・・・・・・・・・・・・・・・・・・・・
・・０４〜Ｂ４ｖＯ・・・・・・・・・・・・・・・・
・・・・・・・・Ｏ’　　−８６４６ の対応が出来る。すなわち、各端子には１オクターブ内
の楽音が混合されて出力されることになる。

したがって、オクターブごとに別々の処理、たとえば、
サンプリング雑音のＰ波や、オクターブごとのレベル補
正などが可能になる。

モードＭ２１Ｍ３では、各グループごとに、音色が異な
るように、異なった波形サンプルが発生されるようにす
るのが好ましいことは言うまでもない。このためには、
波形計算器の各チャンネルに対して音色指定のコードま
たはメモリのアドレスなどを送出してやれば良い。

なお、波形発生器、読み出し周波数発生器は、実施例に
限らず、他の方式のものでも、本発明のように、指定さ
れたモードにしたがって、出力端子への結合のパターン
を選択変更するようにして本発明の効果を実現できるこ
とは云うまでもない。

発明の効果 以上のように、本発明は複数の波形を発生する波形発生
器と、上記波形の読み出し周波数を発生する読み出し周
波数発生器と、上記読み出し周波数にしたがって上記波
形を読み出すとともに、指定されたモードにしたがって
異なる出力端子に上記波形発生器の発生ずる波形サンプ
ルを出力する読み出し装置とを設け、読み出し周波数の
それぞれに同！υｊした波形のザンプルを読み吊すよう
に構成するとともに、得られた波形サンプルを指定され
たモードにしたがって複数個の出力端子に任意にふり分
けて供給するようにしだものであるから電子楽器の使用
目的に応じた種々の形式に対して柔軟に対応できるとい
う優れた効果が得られる。

また読み出し周波数にしたがって周期的に発生する読み
出し周波数に対応した計算要求の生起を計算９求フラグ
レジスタに書き込み、波形発生器に、計算要求フラグレ
ジスタを参照して計算要求の生起がある場合に新たな波
形サンプル値を発生させ、書き込み装置を介して上記パ
ンツ１メモリに書き込むとともに上記生起の記録を消去
し、上記読み出し周波数にしたがって、上記新しい波形
サンプル値が書き込まれたバッファメモリから、−に記
読み出し装置が上記新しい波形サンプル値を読み出すよ
うにして、上記相異々る少なくとも２つの読み出し周波
数のそれぞれに同期した波形を同時に出力可能とすれば
、ノートクロック周波数を、マスタクロンク周波数と独
立に設定しても、内部割算と読み出しとが非同期で良い
から正常な動作が実現でき、したがって、各ノートクロ
γり周波数にビブラートや、グライド、ポルタメントな
どを独立にかけてもさしつかえないという効果も得られ
る。

丑だ書き込み装置のうち、とくにＤＡ変換器は１個でよ
いだけでなく、それらが、チャンネルごとに独立に動作
するから、２つのチャンネルの音を同時に鳴らしても、
量子化ひずみによる混変調ひずみの発生がない。したが
って、８ビット程度の安価なりＡ変換器を使うこともで
きる。

さらに波形の基本周波数に対してサンプリング周波数を
整数倍にすることができるから、発生ずる折り返し成分
や、量子化により生じるサンプル波形の高調波成分を、
すくて、基本周波数の高調波成分を、すべて、基本周波
数の高調波に一致させることができ、したがってにごり
のない音をつくることができる。

【図面の簡単な説明】

第１図は本発明の−ＩＥ　（ＪＩＪのブロック図、第２
１）Ｉはそのタイミング図、第３図はその動作の概念を
示すタイミング図、第４図は本発明の第２の実施例のブ
ロック１ン１、第６図はその動作タイミング図、第６図
Ｉｉ本発明に用いるバッファメモリ部の一実施例のフロ
ック図、第７図は本発明に用いる波形計算器と書き込み
装置およびバッファメモリ部の実施例のブロック図、第
８図、第９図は差分サンプル値演算器の実施例のブロッ
ク図、第１０図に１第８図、第９図のタイミング図、第
１１図。 第１２ン１は、パンフッメモリと読み出し装置の実施例
のフロック図、第１３図は、パンフッメモリと□４ａみ
出し装置の動作説明図である。 １　・・ノートクロックジェネレータ、２・・・・・タ
イミングパルスジェネレータ、３・・・・メートクロッ
クセレクタ、４・・・・８］算要求フラグレジスタ、５
　、−θ゛Ｌみ出し装置、６・・・・計算要求検出制御
器、７・　・波形割算器、８・・・ゲート寸たはラッチ
、９　・　ＤＡ変換器、１０・・バッファメモリ。 第１２図 第１３図

Claims (1)

1. 【特許請求の範囲】 （１）複数の波形を発生する波形発生器と、上記波形の
   読み出し周波数を発生する読み出し周波数発生器と、上
   記読み出し周波数にしたがって上記波形を読み出すとと
   もに、指定されたモードにしたがって異々る出力端子に
   上記波形発生器の発生する波形サンプルを出力する読み
   出し装置とを備えた波形読み出し装置。 （２）複数の波形を発生する波形発生器と、相異なる少
   々くとも２つの読み出し周波数を発生する複数の読み出
   し周波数発生器と、計算要求フフグレレスタと、書き込
   み装置と、複数のバッファメモリと、複数の読み出し装
   置とを備え、上記読み出し周波数にしたがって周期的に
   発生する読み出し周波数に対厄した計算要求の生起を上
   記計算要求フラグレジスタに書き込み、上記波形発生器
   に、上記計算要求フラグレジスタを参照して計算要求の
   生起がある場合に新たな波形サンプル値を発生させ、上
   記書き込み装置を介して上記バタンアメモリに書き込む
   とともに上記生起の記録を消去し、上記読み出し周波数
   にしたがって、上記新しい波形サンプル値が書き込まれ
   たバタンアメモリから、上記読み出し。 装置が上配新しい波形サンプル値を読み出すようにして
   、上記相異なる少なくとも２つの読み出し周波数のそれ
   ぞれに同期した波形を同時に出力可能とし、かつ上記読
   み出し装置は、指定されたモードに従い複数個の出力線
   のうち指定された出力線に上記波形サンプル値と供給す
   るようにしたことを特徴とする波形読み出し装置。 （３）波形発生器が時分割多重化で動作し、あらかシメ
   チャンネルごとに設けられた計算タイムスロットにおい
   て順次指定されたチャンネルの波形を発生するようにし
   た特許請求の範囲第１項記載の波形読み出し装置。 （４）波形発生器の出力が書き込み装置においてアナグ
   ロ信号に変換されてバッファメモリにアナログ信号とし
   て記憶され、読み出し装置により読み出し周波数にした
   がり℃上記アナログ信号が読み出されるようにしたこと
   を特徴とする特許請求の範囲第１項記載の波形読み出し
   装置。 （６）書き込み装置の出力するアナログ信号が音楽サン
   プル値の差分てあって、上記差分をバッフアメそりに書
   き込み、上記バッファメモリより読み出された差分をホ
   ールド回路により累積するようにしたことを特徴とする
   特許請求の範囲第３項記載の波形読み出し装置。 （６）波形発生器は、音源波形発生器とエンベロープ発
   生器とを備え、書き込み装置はＤＡ変換器と掛ｇｏ人変
   換器とを備え、上記波形発生器の出力する音源波形とエ
   ンベロープデータの一方を上記ＤＡ変換器に、他方を上
   記掛算ＤＡ変換器に加え、上記ＤＡ変換器の出力を上記
   掛算ＤＡ変換器に加えて乗算し、その出力をバッファメ
   モリに書き込むようにしたことを特徴とする特許請求の
   範囲第１項記載の波形読み出し装置。 （′７）掛算り人変換器の出力を差分演算してバッファ
   メモリに書き込むようにしたことを特徴とする特許請求
   の範囲第６項記載の波形読み出し装置０