JPS59111421A - 発振装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は固体撮像素子を用いた撮像装置の同期信号発生
回路等に使用される発振装置に関するもので、特に発振
周波数の安定化を図ったものである。

〔従来技術〕

固体撮像素子は、素子表面に入射した光を、素子表面に
２次元的に配置したホトダイオード等の光電変換素子あ
るいは素子表面に形成された光電変換膜で光電変換し、
２次元的に配置した多数個の信号検出部を水平及び垂直
方向に順次走査して光情報を電気信号として読出すこと
のできる素子である。従って固体撮像素子を用いた撮像
装置（以下固体撮像装置と呼ぶ）では水平方向に配列し
た信号検出部を走査して順次信号を読出すために一般に
テレビジョン信号の水平周波数（以下ｆＨと呼ぶ）の整
数倍の繰り返し周波数をもつクロックパルス（以下水平
クロックパルスと呼ぶ）を用いている。この理由を。

次に述べる。

固体撮像素子から出力される映像信号は水平クロックパ
ルスに同期して得られるため、水平クロックパルスのテ
レビジョン信号の水平周期に対する位相が、撮像装置で
撮像した画像をモニタテレビ受信機上の画面に再生した
場合の画面上の画像位置を決める。従って水平クロック
。

パルスの位相がテレビジョン信号の水平周期に′対して
変動すると、再生画像の画面上の位置が変動して非常に
見苦しい画像になる。そこで、水平クロックパルスをｆ
ｇの整数倍の周波数に設定して上記位相ずれを防ぐので
ある。

ところで、水平クロックパルス周波数として、上記ｆＨ
の整数倍と限定せずに、自由な周波数を設定しても、上
記した位相ずれを起こす恐れがない周期信号発生回路と
して、第１図構成をもつものが既に提案されている。第
１図においてｆＨの整数倍の周波数で発振する発振器１
の出力から、ディジタル回路技術で公知の分周器２゜デ
コーダ６を介して第２図４に示すような繰り返し周波数
がｆｇのパルス４を得る。第２図中のＴＨは１水平走査
期間＜１／ｆＨ”）を示す。このパルス４を水平クロッ
クパルス生成用の発振器５に入力する。発振器５の出力
６の波形を第２図６に示す。発振器５を、パルス４が１
”レベルの時発振し、０”レベルの時発振動作が停止す
るように構成すれば、その出力６は第２図６の波形にな
る。この出力６を図示されていない公知のディジタル回
路であるインバータ回路等で波。

形部形すれば第２図７に示すパルスが得られる。

これを水平クロックパルスとして用いれば、水平周期ご
とに位相が一定になるように制御されるので、水平クロ
ックパルスがｆｇの整数倍の繰り返し周波数の場合はも
ちろん、必ずしもｆＨの整数倍でなくても前述の画像位
置変動は発生しない。

発振器５の具体例としては第３図の構成が考えられる。

第３図において、８は公知のシーミツトトリガ２人力ナ
ンドゲートと呼ばれるディタル回路であり、抵抗９．コ
ンデンサ１０を図示゛のように接続し、入力端子１１に
パルス４を入ガすると、入力が”１”レベルの時発振し
、°０”レベルの時発振動作を停止する機能をもつ回路
となり、出力６は第２図６のようになる。

一般に固体撮像素子においては、水平方向に。

１列にならんだ光電変換素子（１素子を１画素と呼ぶ）
を１水平走査期間で順次選択して信号を読出すように構
成されており、この時水平クロックパルスの１個のパル
スごとに１画素が選択される。ところで、テレビジョン
信号においては、１水平走査期間中に水平ブランキング
期間と呼ばれる映像信号の不要な期間があるので通常固
体撮像素子は、水平走査期間から水平ブランキング期間
を除いた期間にほぼ対応した水平方向画素数を持ってい
る。たとえば水平クロックパルスの周波数がｆＨの４５
５倍で、水平方向画素数が６８０個程鹿の固体撮像素子
が公知である。

したがって水平クロックパルスが第２図６のように１水
平期間中の１部で停止しても固体撮像素子の信号読出し
には支障ない。

ところが、第３図に例示した発振器は、一般に動作電源
電圧の変動あるいは回路素子の温度変動につれてその発
振周波数が大幅に変動する特性を有する。発振器５の発
振周波数が変動すると、第２図においてパルス４が１０
″レベルから”１ルベルに変わる時点での出力６０位相
は一定になるが、出力６の繰り返し周期が伸縮すること
になり、水平クロックパルス７の繰り返し周期も同様に
変動し、これは、モニタテレビ受信機上の再生画像の水
平方向サイズの変動となる。即ち、従来例においては、
回路の動作電源電圧変動あるいは温度変動に伴って再生
画像の水平方向サイズが伸縮してしまうという不都合が
あった。

〔発明の目的〕

本発明の目的は、従来技術での上記した不都合を除去し
、動作電源電圧変動あるいは回路素子の温度変動に対し
ても安定した発振周波数とすることのできる発振装置を
提供するにある。

〔発明の概要〕

本発明の特徴は、上記目的を達成するために。

第１図の構成における水平クロックパルス生成用の発振
器５を、外部からの制御電圧により発振周波数が可変の
いわゆる電圧制御形の発振器で構成し、前述のようにし
てその発振動作が−たん停止し、再度発振動作を開始し
た時点から発振器出力６あるいは水平クロックパルス７
０所定個数めのパルス位相と、ｆＨの整数倍の発振器か
らパルス４と同様にして生成される繰り返゛し周波数が
ｆＨでかつ上記発振器５０発振動作開始位相とは異なる
位相を有するパルスの位相とが常に一致するように、電
圧制御形の発振器５′の発振周波数を制御する構成とす
るにある。

〔発明の実施例〕

以下図面により本発明を説明する。

第４図は本発明の一実施例の構成図、第５図はその′各
部信号の波形図であり、同一機能を有するものには同一
符号が用いである。第４図において、ｂｌの整数倍で発
振する発振器１から分局器２．デコーダ６を介して得た
繰り返し周波数ｆｙのパルス４はディジタル回路で公知
のオア回路３１を介して水平クロックパルス生成用の発
振器５に入力されるが、パルス４による発振器５の制御
は第１図従来例と同じになる。第４図においては、発振
器５の出力６から分周器１２゜デコーダ１３を介して、
発振器５が−たん停止してその後発振開始した時点から
ル個めの発振出力６のパルス位相をもつパルス１４を得
る。この場合、分周器１２に、パルス４により発振器５
の動作停止制御と同一タイミングでリセットをかける構
成とすれば、公知のディジタル回路技術でパルス１４を
得ることは容易に実現できる。パルス１４をオア回路３
１のもう　−っの入力として発振器５を制御すれば、発
振器５はパルス４が、”０”レベルから”１”レベルに
変わる位相で発振゛を開始し、発振開始後ル個めの発振
出力６のパルス位相で発振が停止するように制御される
ので、発振出力６は第５図に示す波形になる。

一方、発振器１の出力からパルス４を得るのと同様にし
て、発振器５の発振動作開始位相（第５図のｄ）とは異
なる位相（第５図のα）をもち、かつ繰り返し周波数が
ｆＨのパルス１５を得る。上記パルス１４と１５を位相
検波回路１６に入力し、その検波出力を低域ろ波器１７
を介して平滑化した直流電圧を、電圧制御形の発振器５
の周波数制御電圧１８とする。

以上により発振器５の発振周波数が安定化できることを
以下に説明する。第５図において、パルス１４　カ１１
”レベルから１０”レベルに変わる位相は、発振器出力
６の周波数に応じ、パルス１５の位相ａに対し破線で示
すように変動する。

ここで、パルス１４の＠１′ルベルかう１０″レベルに
変わる位相を常に位相ａになるように発振器５０周波数
を制御すれば、次式の関係が維持される。

ｆＯ＝　（ｎ　−１）／（ＴＩ　　−ｔ）　・・・（１
）ただし、°ｆｏは発振器５の発振周波数、Ｔ１及びｔ
はそれぞれ第５図図示の時間である。ここで。

看の値の安定度は発振器１０周波数安定度に依存するが
１発振器１をクリスタル発振器等で構成することにより
、Ｔ１をほぼ一定値にすることができる。従って（１）
式のｆ。が変動する要因はｔの変動である。発振器５を
第３図従来構成としれ場合、上記ｔが動作電源電圧変動
あるいは回路素子の温度変動により変動することは避は
難い。しかしながら、（１）式において、ｔに対してＴ
１を十分大きくしておけばｔの変動によるｆ。の変動が
低減できる。例えば、Ｔ１をｔの５０倍に設定すれば、
ｔがｔ＋＋（変動幅５０係）の間で変動しても、ｆｏの
変動幅は約±１係に抑えられる。第１図の発振器５に第
３図従来構成のものを用いた場合、家庭用機器の使用条
件範囲（一般に動作電源電圧変動±１０チ、周囲温度＋
２５℃±３５℃程度）において１０〜２０チ程度の周波
数変動は避は難い。一方、第４図の本発明実施例によれ
ばｔと電との比率を所望の周波数安定度に応じて設定す
ることにより周波数変動が低減できることになる。

第６図に第４図の位相検波回路１６の一実施例を、その
各部信号波形を第７図に示す。オア回路１９．アンド回
路２０．ｐチャンネルＩ’ｖｌＯ８）ランラスタ２１．
ｎチヤンネルＭＯ８）ランジスタ２２す図示のように接
続する。ＭＯＳ　）ランジスタのＳ。

Ｄ、Ｇはそれぞれソース、ドレイン、ゲートを庁し、ｐ
チャンネルＭＯ８）ランジスタ２１のソースはアースに
対し正極性の電源に接続し、ｎチャンネルＭＯ８）ラン
ジスタ２２のソースはアースに接続する。入力端子２３
．２４にそれぞれ第５図のパルス１４．１５を入力する
。パルス１４０位相がノくルス１５の位相ａに対し破線
で示すｂのようにす。

れると、オア回路出力２５に“０”レベルが出力される
。この時ｐチャンネルＭＯ８）ランジスタ２１が導通し
、出力２６はオア回路出力２５が°０“レベルの間だけ
アースに対し正の電圧となる。またパルス１４の位相が
第７図の破線で示すＣのようになれば、アンド回路出力
２７が°１”レベルとなり、ｎチャンネルＭＯ８）ラン
ジスタ２２が導通し。

出力２６はアンド回路出力２７が”１”レベルの間だけ
アース電位となる。さらにパルス１４０位相が第７図ａ
となってパルス１５と一致すれば、オア回路出力２５は
″１″レベル、アンド回路出力２７は°０”レベルのま
まとなり出力２６は開放状態となる。

従って第６図の位相検波回路の出力２６を公知の低域ろ
波器１７に入力すれば出力２６が積分された電圧が得ら
れる。即ち、パルス１４が位相すの状態であれば次第に
直流電圧が上昇し、またパ”ルス１４が位相Ｃの状態で
あれば次第に直流電圧がアース電位に向って下降するよ
うな直流電圧が得られ、これを第４図の周波数制御電圧
１８とすることができる。

第８図に第４図の発振器５の一実施例を示す。

第８図発振器は基本的には第３図のものと同じである。

相違点は第６図のコンデンサ１０に変わり、印加される
逆方向直流電圧により容量値が可変できる公知の可変容
量形ダイオード２日を用いたことである。なおコンデン
サ２９は直流しや所用であり、通常容量値はダイオード
２８の容量値に比し十分太きいものを使用する。従って
第８図の発振器の発振周波数はダイオード２８の容量値
を変えることで可変できる。つまり、第８図の構成によ
り入力端子６０に印加する直流電圧により発振周波数が
可変できる電圧制御形発振器が実現できる。またダイオ
ード２８の容量値は印加する逆電圧が高いほど小さくな
るので、入力端子３０の印加直流電圧が高くなれば発振
器の発振周波数は高くなり、印加直流電圧が低くなれば
発振周波数は低くなる。ここで、第６図及び第７図にお
いて説明したようにして得られた周波数制御電圧１８を
第８図発振器の入力端子３０に入力すれば、第５図にお
いてパルス１４の位相が常にαの位相と一致するように
発振器５が周・波数制御される。

第９図に本発明による他の一実施例を示す。

図中第４図と同一機能のものには同一符号を用いである
。第９図は第４図のオア回路６１のかわりに、ディジタ
ル回路で公知のＴタイプフリップフロップ（以下ＴＦＦ
と記す）を用（−だものであり、上記回路部以外の回路
動作は第４図で説明したものと同一である。そこでＴＦ
Ｆ　３２の動作のみ以下に説明する。ＴＦＦ”　５２の
クロック入力端子Ｔに第１０図のパルス４．リセット端
子に）くルス１４を入力して出力端子Ｑにノくルス１４
が＠１ルベルから１０″レベルに変わる位相で＠１＃レ
ベルかう１０”レベルに変わす、ノくルス４カ１０″レ
ベルから”１”レベルに変わる位相で０”レペルカ）ら
”１”レベルに変わるような化カッくルス３３を得る。

上記の如く動作するＴＦＦは公知技術で容易に実現でき
る。この化カッくルス６３で発振器５の動作を、第４図
の実施例と全く同様に制御できる。

與１１図、１６図、１５図に本発明による更に他の実施
例の構成図を示す。以下の図面にお（・でも前述の説明
と同一機能のものには同一符号を付す。

第１１図、１６図、１５図の実施例における第４図、第
９図の実施例との相違は、発振器５の動作停止位相を制
御するパルス３４を前述のパルス。

１４と独立して設けたことである。

第１１図においては、パルス３４を、パルス〔１４ト同
様にして発振器５の出力６から分周器１２、デコーダ１
３を介して生成する。第１１図の各部信号の波形図を第
１２図に示す。パルス１４は前述と同様に発振器５が発
振開始後その出力パルス６のル個めの位相を持つパルス
である。ここでパルス３４として出力パルス６の上記ル
より多い数であるｍ個めの位相を持つパルスを得ること
は容易に実現できる。パルス３４とパルス４とから第９
図実施例と同様にしてパルス６３が得られ、したがって
一定周期ＴＨごとの位相ｄで発振器出力６の位相は同一
となる。またパルス１４とパルス１５とを用いて第５図
の説明と同様にして発振器５０周波数安定化が可能であ
る。

次に第１３図の実施例においては、パルス１４と同様に
して発振器出力６から分周器１２．デコーダ１６を介し
て生成したパルス６５を、位相遅延回路５６で位相遅延
させて、発振器動作の停止位相を制御するパルス６４を
得ている。第１４図に各部信号波形を示す。パルス１４
と同様にして得られるパルス６の１個めの位相をもつパ
ルス３５を位相遅延回路３６に入力する。公知のディジ
タル回路である単安定マルチバイブレータを上記位相遅
延回路に用いれば、その出力にパルス３５の位相から任
意の時間ｔｄだけ遅れた位相をもち、任意のパルス幅ｔ
Ｗのパルス３４が容易に得られる。

パルス３４のパルス幅ｔＷをｉＷ中にパルス４の位相ｄ
が含まれることがないような幅に設定すれば、・第９図
で説明したＴＦＦ　３２を用いてパルス３４とパルス４
とからパルス３３が得られる。パルス３３による発振器
５の動作制御およびパルス１４とパルス１５とを用いた
発振器５０周波数制御は前述の従来例と同様である。

また、上記説明したように、パルス６４の遅延時間ｔｄ
は任意に設定できるので、パルス６５の位相は任意に設
定できる。つまり上記ｌの数値は゛島期間中に所望のパ
ルス６のパルス数以内であれば任意であり、第１３図に
おいてパルス３５とパルス１４を共用してもよい。

さらに本発明において、発振器５の動作を停止させる第
１４図ｅの位相ば、時間的に位相比較する位相α以後で
あり、かつ発振器５の動作が開始する位相ｄより前であ
れば、パルス６の必要パルス数に応じ任意に設定しても
、本発明の目的である発振器５の周波数安定化機能は何
ら損なわれることはない。したがって第１４図ｅの位相
あるいはメルフ３４０位相はパルス６に四ジする必要は
ない。

そこで第１５図の実施例においては、発振器１の出力か
ら分周器２．デコーダ３を介してパルス４あるいはパル
ス１５と同様にしてくり返し周期ＴＨのパルス３７を生
成し、このパルス３７を第１６図の実施例と同様な位相
遅延回路３６に入力してこの出力としてパルス６４を得
る。位相遅延回路３６でパルス３４の遅延時間およびパ
ルス幅を壓１６図の実施例における説明と同様に適宜設
定すれば、第１５図の実施例においても第１４図による
説明と全（同様にして本発明が実現できる。

なお第９．１１，１３．１５図においてはパルス３３を
得るためにＴＦＦ　３２を用いているが、ＴＦＦ以外の
回路を用いても同様な機能が実現できることはディジタ
ル回路技術で公知である。

〔発明の効果〕

以上説明した様に本発明によれば、水平クロックパルス
生成用発振器がテレビジョン信号の水平周期ごとに−た
ん停止し、再度発掘開始した時点から上記発振器出力の
所定個数めのパルス位相が、常にテレビジョン信号の水
平周期の繰り返し周期になるよう制御されるので、動作
電源電圧変動あるいは温度変動に対して上記発振器の発
振周波数を安定化することができる。

【図面の簡単な説明】

第１図は従来例の構成図、第２図はその各部パルス波形
図、第３図は第１図の発振器５の構成図、第４図は本発
明の一実施例の構成図、第５図はその各部パルス波形図
、第６図は第４図の位相検波回路の実施例構成図、第７
図はその各部パルス波形図、第８図は第４図の発振器５
の実施例構成図、第９．１１，１５．１５図は本発明の
それぞれ異なる実施例の構成図、第１０．１２．１４図
はそれぞれ第９，１１，１５図の構成図における各部パ
ルス波形図である。 １．５　　・・・発振器 ２．１２　　・・・分周器 ６．１６　　・・・デコーダ １６　　　・・・位相検波回路 １７　　　・・・低域ろ波器 第１図 第　２田 第　３　則 第　４ＷＩＪ １５１−； 久 第　　　乙　　図 第　δ図 第　／Ｉ　　図 第７２図 ３，０　′ 第　７５図

Claims (1)

1. 【特許請求の範囲】 第１の発振手段と、この第１の発振手段の出。 力を分周してくり返し周波数は同一で第１およ３び第２
   のそれぞれ異なる位相を有するパルスな。 生成する手段と、上記第１の位相で発振動作が開始し、
   かつ制御電圧によりその発振周波数が制御される電圧制
   御形の第２の発振手段と、どの第２の発振手段が上記第
   １の位相で発振動作を開始した時点からその発振出力を
   分周してその所定個数めの出力パルス位相に対応した第
   ３゛の位相を有するパルスを生成する手段と、上記第２
   のパルス位相と第３のパルス位相とを位相検波しその検
   波出力が低域ろ波回路を経て上記第２の発振手段の周波
   数制御電圧となる位相検波手段と、時間的に上記第２の
   パルス位相と同時かあるいはそれより後で上記第１のパ
   ルス位相より前の第４の位相で上記第２の発振手段の発
   振動作を停止させる発振停止手段を備え、上・記第２の
   発振手段の出力を装置出力とすることを特徴とする発振
   装置。