JPS5911284B2 - Fm/am/復調回路 - Google Patents
Fm/am/復調回路Info
- Publication number
- JPS5911284B2 JPS5911284B2 JP7134075A JP7134075A JPS5911284B2 JP S5911284 B2 JPS5911284 B2 JP S5911284B2 JP 7134075 A JP7134075 A JP 7134075A JP 7134075 A JP7134075 A JP 7134075A JP S5911284 B2 JPS5911284 B2 JP S5911284B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- demodulation
- amplifier circuit
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Circuits Of Receivers In General (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
この発明は、二重平衡差動増幅形式によるFMおよびA
M復調回路において、直流的なバイアス操作により復調
回路をFMあるいはAM用に切り替えるようにしたFM
/AM復調回路に関するものである。
M復調回路において、直流的なバイアス操作により復調
回路をFMあるいはAM用に切り替えるようにしたFM
/AM復調回路に関するものである。
差動増幅回路を組合せて構成した二重平衡形差動増幅回
路は、その有用性の,ため低周波回路から高周波回路ま
で広く応用されている。
路は、その有用性の,ため低周波回路から高周波回路ま
で広く応用されている。
被変調波から希望の低周波信号を得る復調回路への応用
は、この回路への被変調波の与え方により基本的な回路
構成は同じでFM信号にもAM信号にも適用できる。
は、この回路への被変調波の与え方により基本的な回路
構成は同じでFM信号にもAM信号にも適用できる。
この復調形式では同調回路を簡略にする利点もある。
たソし、優れた復調特性を得るためには、一般に二重平
衡差動増幅回路を構成する各素子の特性が揃っているこ
とが必要である。
衡差動増幅回路を構成する各素子の特性が揃っているこ
とが必要である。
半導体集積回路においては特性の揃った素子が個別部品
に比べて容易に得られるので、回路形式の利点ともあわ
せ多用されて℃・る。
に比べて容易に得られるので、回路形式の利点ともあわ
せ多用されて℃・る。
しかし、FM復調とAM復調との基本的7よ回路構成は
、能動素子に関しては同じであるが、AM復調では同位
相復調のため同調回路が不要であるのに対して、FM復
調では被変調波の立相をずらせるための移相回路として
同調回路が必要であるため、同一回路を用いて両信号の
復調を行うには、この同調回路を切り替える必要がある
。
、能動素子に関しては同じであるが、AM復調では同位
相復調のため同調回路が不要であるのに対して、FM復
調では被変調波の立相をずらせるための移相回路として
同調回路が必要であるため、同一回路を用いて両信号の
復調を行うには、この同調回路を切り替える必要がある
。
しかし、実際の使用にあたり同調回路から切替スイッチ
まで配線をのばして切り換えることは、一般に同調回路
のQを高く保つ必要があること、スイッチに高周波信号
電流が流れること、あるいは周辺回路との相互作用など
のことを考慮した場合望ましくない。
まで配線をのばして切り換えることは、一般に同調回路
のQを高く保つ必要があること、スイッチに高周波信号
電流が流れること、あるいは周辺回路との相互作用など
のことを考慮した場合望ましくない。
この発明は二重平衡差動増幅形のFM/AM復調回路に
おいて、電子スイッチ回路を用いて直流バイアス変化に
より復調回路の切替えを行い上記の欠点を解消したもの
である。
おいて、電子スイッチ回路を用いて直流バイアス変化に
より復調回路の切替えを行い上記の欠点を解消したもの
である。
以下図面によりこの発明を説明する。
第1図,第2図はこの発明の一実施例を示すもので、第
1図はブロック図、第2図は回路図である。
1図はブロック図、第2図は回路図である。
以下トランジスタにはNPN型のものを用いて説明を行
う。
う。
なお、第1図中の符号は後述する第2図と対応させるた
めとびとびの符号となっている。
めとびとびの符号となっている。
第1図において、1は入力端子で、FMおよびAMの被
変調波が加わる。
変調波が加わる。
この入力端子1は増幅(リミツタ回路)31の2つの入
力端子のうちの一方に接続される。
力端子のうちの一方に接続される。
増幅段31の出力は増幅段41の入力に接続される。
増幅段31の2つの入力の直流電圧は互に等しくなる回
路構成にする。
路構成にする。
この増幅段31の段数は任意である。
増幅段41の出力は接続点aにおいて、第1のトランジ
スタ15のベース、コンデンサ22の一端、および抵抗
器44の一端に接続される。
スタ15のベース、コンデンサ22の一端、および抵抗
器44の一端に接続される。
抵抗器44の他端は緩衝回路61の入力および増幅段3
1のもう一つの入力に接続され、増幅段31および41
の直流負帰還回路を構成する。
1のもう一つの入力に接続され、増幅段31および41
の直流負帰還回路を構成する。
抵抗器44と緩衝回路610入力との接続点と接地Eと
の間には、コンデンサ39が接続される。
の間には、コンデンサ39が接続される。
緩衝回路61の出力は接続点bにおいてコンデンサ22
の他の一端、第5のトランジスタ19のベース、スイッ
チ回路71aの一方の接点、2端子からなる移相回路2
3にそれぞれ接続される。
の他の一端、第5のトランジスタ19のベース、スイッ
チ回路71aの一方の接点、2端子からなる移相回路2
3にそれぞれ接続される。
移相回路23の他端は接地Eされる。
スイッチ回路71aは等価的に1回路2接点からなり、
共通接点(極)は接地され、残りの接点は緩衝回路61
の出力および第6のトランジスタ20のベースに接続さ
れる。
共通接点(極)は接地され、残りの接点は緩衝回路61
の出力および第6のトランジスタ20のベースに接続さ
れる。
緩衝回路61の入力は入力端子1に接続される。
スイッチ回賂71aの2接点は、一方が開放(短縮)の
ときは他方が短絡(開放)の関係にある。
ときは他方が短絡(開放)の関係にある。
スイッチ回路71aは1駆動回路7lbにより駆動され
る。
る。
駆動回路7lbの入力77はFMおよびAM用の切替ス
イッチ81の共通接点に接続される。
イッチ81の共通接点に接続される。
スイッチ81は1回路2接点からなり、2接点の内1接
点は直流電圧源VDに他方は直流電圧源VEに接続され
る。
点は直流電圧源VDに他方は直流電圧源VEに接続され
る。
第5及び第6のトランジスタ19および20のエミソタ
は互に接続され、さらに第7のトランジスタ21のエミ
ツタも第5のトランジスタ19のエミツタに接続され、
その接続点と接地Eの間には制御された電源、例えば定
電流源10が接続される。
は互に接続され、さらに第7のトランジスタ21のエミ
ツタも第5のトランジスタ19のエミツタに接続され、
その接続点と接地Eの間には制御された電源、例えば定
電流源10が接続される。
第5〜第7のトランジスタ19〜21は第3の差動増幅
回路を構成しているものである。
回路を構成しているものである。
そして、トランジスタ21のベースは第5のトランジス
タ19のベースと同じ直流電立をもつ電圧源Vcに接続
される。
タ19のベースと同じ直流電立をもつ電圧源Vcに接続
される。
第5のトランジスタ19と第6のトランジスタ200ベ
ース電位も同シになるように緩衝回路61と51の構成
を決めておく。
ース電位も同シになるように緩衝回路61と51の構成
を決めておく。
第5と第6のトランジスタ19と20のコレクタは互に
接続され、さらに第1の差動増幅回路を構成スる第1と
第2のトランジスタ15と17のエミンタに接続される
。
接続され、さらに第1の差動増幅回路を構成スる第1と
第2のトランジスタ15と17のエミンタに接続される
。
第7のトランジスタ21のコレクタは第2の差動増幅回
路を構成する第3および第4のトランジスタ1−6およ
び18のエミソタに接続される。
路を構成する第3および第4のトランジスタ1−6およ
び18のエミソタに接続される。
第2のトランジスタ17および第4のトランジスタ18
のペースは互に接続され、その接続点は同じ直流電位を
もつ電圧源vBに接続される。
のペースは互に接続され、その接続点は同じ直流電位を
もつ電圧源vBに接続される。
第1のトランジスタ15と第4のトランジスタ18のコ
レクタは出力端子2において互に接続される。
レクタは出力端子2において互に接続される。
出力端子2から抵抗器11を介し電碇源vAに接続され
る。
る。
出力端子2と電圧源vAとの間にはコンデンサ13が接
続される。
続される。
上記抵抗器11およびコンデンサ13はそれぞれ負荷抵
抗およびローバスフィルタの役割りを有する。
抗およびローバスフィルタの役割りを有する。
同様に第3のトランジスタ16と第2のトランジスタ1
7のコレクタは出力端子3において互に接続され、この
出力端子3と電圧源vAとの間には、負荷抵抗とローパ
スフィルタの役割りを有する抵抗器12とコンデンサ1
4の並列体が接続される。
7のコレクタは出力端子3において互に接続され、この
出力端子3と電圧源vAとの間には、負荷抵抗とローパ
スフィルタの役割りを有する抵抗器12とコンデンサ1
4の並列体が接続される。
そして、第1のトランジスタ15と第2のトランジスタ
17とからなる第1の差動増幅回路と、第3のトランジ
スタ16と第4のトランジスタ18とからなる第2の差
動増幅回路と、第5のトランジスタ19(または第6の
トランジスタ20)と第7のトランジスタ21とからな
る第3の差動増幅回路と、定電流源10、抵抗器11,
12、コンデンサ13,14からなる回路は、いわゆる
二重平衡差動増幅回路Lで、第1のトランジスタ15及
び第3のトランジスタ16のベースニ被変調波と同一周
波数の搬送波を加え、トランジスタ19(まだは20)
のベースに被変調波を加えることにより復調が行われる
。
17とからなる第1の差動増幅回路と、第3のトランジ
スタ16と第4のトランジスタ18とからなる第2の差
動増幅回路と、第5のトランジスタ19(または第6の
トランジスタ20)と第7のトランジスタ21とからな
る第3の差動増幅回路と、定電流源10、抵抗器11,
12、コンデンサ13,14からなる回路は、いわゆる
二重平衡差動増幅回路Lで、第1のトランジスタ15及
び第3のトランジスタ16のベースニ被変調波と同一周
波数の搬送波を加え、トランジスタ19(まだは20)
のベースに被変調波を加えることにより復調が行われる
。
次に第1図の動作について説明する。
まずFM復調を行う場合は、切替スイッチ81が例えば
電圧源vDO方に接続されるようにする。
電圧源vDO方に接続されるようにする。
スイッチ回路71aの接点に接続される径路の内、緩衝
回路51の出力がスイッチ回路γ1aの共通接点と短絡
され接地されたとすると、入力端子1からのFM被変調
波は緩衝回路51の出力には現われず、第6のトランジ
スタ20も非導通となる。
回路51の出力がスイッチ回路γ1aの共通接点と短絡
され接地されたとすると、入力端子1からのFM被変調
波は緩衝回路51の出力には現われず、第6のトランジ
スタ20も非導通となる。
しかし、第5のトランジスタ19はそのベースに緩衝回
路61を通じて直流バイアスが与えられており、動作が
可能である。
路61を通じて直流バイアスが与えられており、動作が
可能である。
入力端子1からのFM被変調波は増幅段31および41
を通じて接続点aに現われ、第1のトランジスタ15お
よび第3のトランジスタ160ベースにスイッチング信
号として加わるとともに、接続点aからコンデンサ22
を介して移相回路23に加えられる。
を通じて接続点aに現われ、第1のトランジスタ15お
よび第3のトランジスタ160ベースにスイッチング信
号として加わるとともに、接続点aからコンデンサ22
を介して移相回路23に加えられる。
この移相回路23のため、第5のトランジスタ19のベ
ー,<tg−ぱ第1及び第3のトランジスタ15,16
0ベースに加わる信号と周波数が同じで位相が異なった
信号が加わる。
ー,<tg−ぱ第1及び第3のトランジスタ15,16
0ベースに加わる信号と周波数が同じで位相が異なった
信号が加わる。
この位相の変化量はFM被変調波の周波数に比例してい
るものである。
るものである。
従って、第1のトランジスタ15および第3のトランジ
スタ16に加えられるFM被変調波と、第5のトランジ
スタ19のベースに加えられる周波数が同じで移相回路
23により位相比較が行なわれ、出力端子2,3間には
2つの入力信号、つまり上記FM被変調波と位相をシフ
トされたFM被変調波の位相差に比例した出力が得られ
るものである。
スタ16に加えられるFM被変調波と、第5のトランジ
スタ19のベースに加えられる周波数が同じで移相回路
23により位相比較が行なわれ、出力端子2,3間には
2つの入力信号、つまり上記FM被変調波と位相をシフ
トされたFM被変調波の位相差に比例した出力が得られ
るものである。
この出力はFM被変調波の周波数に比例しだものであり
、結果としてFM復調信号として得られるものである。
、結果としてFM復調信号として得られるものである。
次にAM復調の場合には、切替スイッチ81が電圧源V
Eに接続されるようにする。
Eに接続されるようにする。
このときスイッチ回路71aもFM復調の時と違う接点
が動作するようにしておくと、今度は緩衝回路61の出
力が接地Eされるので、第5のトランジスタ19は非導
通となる。
が動作するようにしておくと、今度は緩衝回路61の出
力が接地Eされるので、第5のトランジスタ19は非導
通となる。
入力端子1からのAM被変調波は増幅段41の出力に現
われ、第1および第3のトランジスタ15,160ペー
スにはスイッチング信号として加わる。
われ、第1および第3のトランジスタ15,160ペー
スにはスイッチング信号として加わる。
この場合、コンデンサ22がAM変調波に対して負荷に
ならないような1直にすることが望ましい。
ならないような1直にすることが望ましい。
一方、入力端子1から緩衝回路51を通じて伝達された
AM被変調.彼はトランジスタ200ベースに加わり、
AM復調が行われる。
AM被変調.彼はトランジスタ200ベースに加わり、
AM復調が行われる。
第2図は前述した第1図のブロック図に基づくこの発明
の・一実施例を示す回路図で、対応する部分は同一の符
号を付してある。
の・一実施例を示す回路図で、対応する部分は同一の符
号を付してある。
第2図において、移相回路23は、移相回路用同調回路
24と直流阻止コンデンサ25からなる。
24と直流阻止コンデンサ25からなる。
増幅段31は、差動増,@器を構成するトランジスタ3
2 ,33、負荷抵抗器34、帰還抵抗器35,36、
定電流源37、コンデンサ38,39よりなる。
2 ,33、負荷抵抗器34、帰還抵抗器35,36、
定電流源37、コンデンサ38,39よりなる。
増幅段41は、増幅器42、エミッタフォロワのトラン
ジスタ43、抵抗器44 ,45からナル。
ジスタ43、抵抗器44 ,45からナル。
緩衝増幅器51ぱ、エミソタフォロワのトランジスタ5
2、負荷抵抗器53、緩衝抵抗器54からなる。
2、負荷抵抗器53、緩衝抵抗器54からなる。
緩衝増幅器61ぱ、エミッタフォロワのトランジスタ6
2、負荷抵抗器63、緩衝抵抗器64、バイアス抵抗器
65からなる。
2、負荷抵抗器63、緩衝抵抗器64、バイアス抵抗器
65からなる。
さらにスイッチ回路γFは、スイッチング用のトランジ
スタ72,73,74、負荷抵抗器75、電流制限抵抗
器76からなる。
スタ72,73,74、負荷抵抗器75、電流制限抵抗
器76からなる。
なお、トランジスタ72および73は、第1図における
スインチ同路71aに相当するもので、トランジスタの
飽和および非導通特性を利甲するものであるが、飽和時
には飽和抵抗があり完全に短絡とはならないが実用上差
支えない。
スインチ同路71aに相当するもので、トランジスタの
飽和および非導通特性を利甲するものであるが、飽和時
には飽和抵抗があり完全に短絡とはならないが実用上差
支えない。
なお、上記実施例ではトランジスタとしてNPN型のも
のを示したが、NPN型のトランジスタでもよいことは
云うまでもない。
のを示したが、NPN型のトランジスタでもよいことは
云うまでもない。
また、各回路の挿入箇所も上記に限定されるものではな
い。
い。
以−ヒ詳細に説明したように、この発明によれば、FM
復調回路およびAM復調回路の切替えを直流的に行える
ため、従来のように配線の引き回しや、切替えのスイッ
チの立置等にわずらわされる問題がなくなり、性能を向
上できるばかりでなく、部品配置の自由度が増すなどの
優れた効果が得られる。
復調回路およびAM復調回路の切替えを直流的に行える
ため、従来のように配線の引き回しや、切替えのスイッ
チの立置等にわずらわされる問題がなくなり、性能を向
上できるばかりでなく、部品配置の自由度が増すなどの
優れた効果が得られる。
第1図はこの発明の一実施例を示すブロック図、第2図
は同じく回路図である。 図中、1は入力端子、2,3は出力端子、23は移相同
路、31 ,41は増幅段、51.61は緩衝回路、7
1aはスイッチ回路、vD ,vEぱ電圧源、Lは二重
平衡差動増副回路である。 なお、図中の同一符号は同一または相当部分を示す。
は同じく回路図である。 図中、1は入力端子、2,3は出力端子、23は移相同
路、31 ,41は増幅段、51.61は緩衝回路、7
1aはスイッチ回路、vD ,vEぱ電圧源、Lは二重
平衡差動増副回路である。 なお、図中の同一符号は同一または相当部分を示す。
Claims (1)
- I FM被変調波およびAM被変調波を振幅制限する
増幅回路と、この増幅回路の出力信号がベースに入力さ
れる第1のトランジスタと所定電位がベースに印加され
る第2のトランジスタとを有t−る第1の差動増幅回路
と、上記増幅回路の出力信号がベースに入力される第3
のトランジスタと第1所定電位がベースに印加される第
4のトランジスタとを有する第2の差動増幅回路と、上
記増幅回路の出力信号の泣相をシフトする移相回路と、
振幅制限されない上記AM被変調波を伝達する緩衝回路
と、上記第1の差動増幅回路に直列に接続され、上記移
相回路の出力をFM復調入力としてベースに入力される
第5のトランジスタ及び上記緩衝回路の出力をAM復調
入力としてベースに入力される第6のトランジスタと上
記第2の差動増幅回路に直列に接続されるとともに所定
電位がベースに印加される第7のトランジスタとを有す
る第3の差動増幅回路と、上記第5のトランジスタに入
力されるFM復調入力および上記第6のトランジスタに
入力されるAM復調入力の伝達の切換えを、FM,AM
の選択に応じて直流電圧を変えることにより制御する電
子スイッチ回路とを備えたFM/AM復調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7134075A JPS5911284B2 (ja) | 1975-06-12 | 1975-06-12 | Fm/am/復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7134075A JPS5911284B2 (ja) | 1975-06-12 | 1975-06-12 | Fm/am/復調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS51147164A JPS51147164A (en) | 1976-12-17 |
| JPS5911284B2 true JPS5911284B2 (ja) | 1984-03-14 |
Family
ID=13457663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7134075A Expired JPS5911284B2 (ja) | 1975-06-12 | 1975-06-12 | Fm/am/復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5911284B2 (ja) |
-
1975
- 1975-06-12 JP JP7134075A patent/JPS5911284B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS51147164A (en) | 1976-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4058771A (en) | Double-balanced frequency converter | |
| JPH10233625A5 (ja) | ||
| US5877643A (en) | Phase shift amplifier and its applications to a recombining circuit | |
| JPH10233625A (ja) | 画像排除ミキサー回路装置 | |
| US4461042A (en) | Transistor balanced mixer | |
| US4458211A (en) | Integrable signal-processing semiconductor circuit | |
| EP1160717A1 (en) | Analog multiplying circuit and variable gain amplifying circuit | |
| JP4015222B2 (ja) | 可変帯域幅を有する増幅器回路 | |
| WO1981003405A1 (en) | Current mode biquadratic active filter | |
| JPH0447488B2 (ja) | ||
| US6545517B2 (en) | Frequency splitter circuit | |
| JP2000511027A (ja) | 高周波レシーバ | |
| JP3204565B2 (ja) | 位相シフト回路 | |
| JPS5911284B2 (ja) | Fm/am/復調回路 | |
| JPH07212128A (ja) | 発振回路 | |
| RU2053592C1 (ru) | Усилитель | |
| JPH0239881B2 (ja) | ||
| JP2569497B2 (ja) | 掛算器 | |
| JPH03192904A (ja) | 可変周波数発振器回路 | |
| JPS6131643B2 (ja) | ||
| US4937534A (en) | Band-pass amplifier | |
| JPH08256187A (ja) | 直交変調器 | |
| JPH0520004B2 (ja) | ||
| JPH0212735Y2 (ja) | ||
| JPH0141230Y2 (ja) |