JPS59120965A - メモリ試験装置の診断方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）発明の技術分野 本発明はメモリ試験装置の機能を診断する診断一方式に
関する。本発明による診断方式は、大量生産されるメモ
リを試験するためのメモリ試験装置が正常に機能してい
るか否か診断するために用いられる。

（２）技術の背景 近年、計算機の発展と共に大容量、高密度１、微細化し
たメモリが大量に生産されるようになってきた。このよ
うなメモリを信頼性のあるものにするために各種の試験
が行われてきたが、いずれの方式においても種々の問題
点がち見　よシ信頼性の高い、高速な試断方式の開発が
要望されている。

（３）従来技術と問題点 従来、メモリ試験装置の診断を行う方式としては比較チ
ェックによる方式とスキャンイン／スキャンアウト方式
によるものとが一般的に行われている。前者の比較チェ
ックによる方式は基準となるメモリを設定しておきこの
基準メモリをメモリ試験装置に装着して所定の機能がな
されているかの動作確認を行うものであるが、この方式
では基準メモリを作成する場合のバラツキ等の管理に問
題がちシ基準物の設定が困難でめった。一方、後苦のス
キャンイン／スキャンアウト方式はメモリ本来の動作と
は独立に内部の接続を変更してスキャンイン端子からｒ
−夕の書込みを行いスキャンアウト端子からデータを読
み出すようにして直接外部から動作確認できるようにし
た方式であるが、この方式を実施するためには多くの装
置を必要としそのためコストアップを来すという問題点
があった。

（４）発明の目的 本発明は上述した問題点に鑑み、高速で信頼性が高くか
つ簡単な構成によって診断を行うメモリ試験装置の診断
方式を提供することを目的とする。

（５）発明の構成 この目的は、本発明によれば、被試験メモリのアクセス
等を制御す−るメモリ制御回路と、アドレスを発生し該
被試験メモリに供給するアドレス発生回路と、該被試験
メモリに書込情報を供給する１込情報回路と、該被試験
メモリからの読出情報と該書込情報回路からの書込情報
とを比較し一致チェックを行う読出情報比較回路とを有
するメモリ試験装置に、メモリを試験する場合とメモリ
試験装置を診断する場合とを選択する試験・診断選択回
路を設け、該試験・診断選択回路によジメモリ試験装置
を診断する場合が選択されているときは該書込情報回路
の出力を該メモリ制御回路、アドレス発生回路および読
出情報比較回路に供給し、該メモリ制御回路、該アドレ
ス発生回路および該書込情報回路の出力から被試験メモ
リへの入力直前の制御パス、アドレスバスおよび書込デ
ータバスの情報？、該試験・診断選択回路の指令にょシ
切換回路を順次切換えることによりて読出データバスを
介して記憶回路に一時記憶し、該記憶回路の情報と該書
込情報回路の書込情報とが供給された該読出情報比較回
路において比較一致チェックを行い、該一致チェックの
結果に基づいて該メモリ試験装置の正常性を診断するこ
とを特徴とするメモリ試験装置の診断方式、を提供する
ことによ、！ｌｌｌ達成される。

（６）発明の実施例 添付の図面は本発明によるメモリ試験装置の診断方式を
実施する装置を示すブロック線図である。

図面において、本発明による診断方式を実施する装置１
は、被試験メモリ２を試験する場合とメモリ試験装置を
診断するｊ場合とを選択する試験・診断選択回路１５に
よって試験時と診断時とを選択する。従って、メモリ試
験装置の内部に設けられた本発明による診断方式を実施
する装置ｌは常時は被試験メモリ２を試験するだめの試
験装置として使用され、適時、該試験・診断選択回路１
５を切換えることによりメモリ試験装置の診断が行える
ようになっている。被試験メモリ２の試験時には、メモ
リ制御回路１１、アドレス発生回路１２、書込情報回路
１３からの情報はそれぞれ制御パス１ｉｉ、アドレスバ
ス１２Ｌ８込データバス１３２を経て被試験メモリ２に
供給される。被試験メモリ２に記憶された内容は切換回
路１７を介して読出データバス１７１を経て記憶回路１
４に一時記憶された後読出情報比較回路１６に送出され
、該読出情報比較回路１６は該畳込情報回路１３から書
込情報バス１３１を経て供給される１込情報と該読出情
報回路１４からの情報とを比較し書込み内容と読出し内
容とが一致しているかを判定する。もし不一致が見られ
る場合にはエラー処理装置（図示せず）にエラー信号を
送出する。

一方、メモリ試験装置の診断時には、試験・診断選択回
路１５を診断時に切換へ切換信号は選択バス１５１．１
５２を経てそれぞれメモリ制御回路１１、アドレス発生
回路１２、書込情報回路１３および切換回路１７に送出
される。このように切換へた後に、書込情報パス工３か
らの書込情報が書込情報パス１３１を経てメモリ制御回
路１１、アドレス発生回路１２および読出情報比較回路
１６に供給される。メモリ制御回路１１、アドレス発生
回路１２および書込情報回路１３の出力はそれぞれ制御
パス１１１、アドレスバス１２１および書込データバス
１３２の分枝を経て切換回路１７に供給される。切換回
路１７は試験・診断選択回路１５からの指令に基づいて
順次に各パス１１１．１２１および１３２の情報を取シ
込み、読出しデータバス１７１を経て記憶回路１４に供
給する。記憶回路１４は供給された情報を一時記憶した
後読出情報比較回路１６に送出する。読出情報比較回路
１６は書込情報回路１３からの書込情報と各々のパスを
経て記憶回路１４に取シ込まれた情報とを比較し一致し
ているか否か判定する。

不一致がある場合にはメモリ試験装置のいずれかに欠陥
があるものと判定しエラー信号をエラー処理装置に送出
する。

（７）発明の効果 以上詳細に説明したように、本発明はメモリ試験装置の
内部に診断を行う装置を設けこれに切換えることによシ
比較的答易にかつ適時にメモリ試験装置の診断が行える
効果がある。

【図面の簡単な説明】

添付図面は、本発明によるメモリ試験装置の診断方式を
実施する装置を示すグロック線図である。 （符号の説明） １・・・診断装置、２・・・被試験メモリ、１１・・・
メモリ制御回路、１２・・・アドレス発生回路、１３・
・・書込情報回路、１４・・・記憶回路、１５・・・試
験・診断選択回路、１６・・・読出情報比較回路、１７
・・・切換回路、１１１・・・ｆｌｉｌｌ　御ハス、１
２１・・・アドレスバス、１３１・・・１込情報ハス、
１３２・・・畳込ｒ−タハ、（，１５１，１５２・・・
選択パス、１７１・・・読出データバス。

Claims (1)

【特許請求の範囲】
1. １　被試験メモリのアクセス等を制御するメモリ制御回
   路と、アドレスを発生し該被試験メモリに供給するアド
   レス発生回路と、該被試験メモリに書込情報を供給する
   書込情報回路と、該被試験メモリからの読出情報と該書
   込情報回路からの書込情報とを比較し一致チェックを行
   う読出情報比較回路とを有するメモリ試験装置に、メモ
   リを試験する場合とメモリ試験装置を診断する場合とを
   選択する試験・診断選択回路を設け、該試験・診断選択
   回路によシメモリ試験装置を診断する場合が選択されて
   いるときは該書込情報回路の出力を該メモリ制御回路、
   アドレス発生回路および読出情報比較回路に供給し、該
   メモリ制御回路、該アドレス発生回路および該書込情報
   回路の出力から被試験メモリへの入力直前の制御パス、
   アドレスバスおよび書込データバスの情報を、該試験・
   診断選択回路の指令により切換回路を順次切換えること
   によって読出データバスを介して記憶回路に一時記憶し
   、該記憶回路の情報と該書込情報回路の書込情報とが供
   給された該読出情報比較回路において比較一致チェック
   を行い、該一致チェックの結果に基づいて該メモリ試験
   装置の正常性を診断することを特徴とするメモリ試験装
   置の診断方式。