JPH02123631U - - Google Patents
Info
- Publication number
- JPH02123631U JPH02123631U JP3018989U JP3018989U JPH02123631U JP H02123631 U JPH02123631 U JP H02123631U JP 3018989 U JP3018989 U JP 3018989U JP 3018989 U JP3018989 U JP 3018989U JP H02123631 U JPH02123631 U JP H02123631U
- Authority
- JP
- Japan
- Prior art keywords
- parity
- storage area
- data
- writing
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013500 data storage Methods 0.000 claims description 5
- 230000010365 information processing Effects 0.000 claims description 5
- 238000007689 inspection Methods 0.000 claims description 4
- 238000012986 modification Methods 0.000 claims description 3
- 230000004048 modification Effects 0.000 claims description 3
- 238000012360 testing method Methods 0.000 claims 4
- 230000000295 complement effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
Landscapes
- Detection And Correction Of Errors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
第１図は本考案にかかる情報処理装置の一実施
例の構成図、第２図は第１図の装置の動作説明図
、第３図は本考案にかかる情報処理装置の他の実
施例の構成図、第４図は第３図の装置の動作説明
図である。 １……中央処理装置、１１……アドレス修飾信
号線、２……主記憶装置、２１……記憶部、２１
１……データ用記憶領域、２１２……パリテイ用
記憶領域、２２……パリテイ生成検査手段、２３
……パリテイデータ選択手段、２４……書き込み
制御手段。
例の構成図、第２図は第１図の装置の動作説明図
、第３図は本考案にかかる情報処理装置の他の実
施例の構成図、第４図は第３図の装置の動作説明
図である。 １……中央処理装置、１１……アドレス修飾信
号線、２……主記憶装置、２１……記憶部、２１
１……データ用記憶領域、２１２……パリテイ用
記憶領域、２２……パリテイ生成検査手段、２３
……パリテイデータ選択手段、２４……書き込み
制御手段。
Claims (1)
- 【実用新案登録請求の範囲】 (1) 主記憶装置に情報を書き込むときにパリテ
イを付加し、情報を読み出すときにそのパリテイ
を検査することにより主記憶装置を故障診断する
パリテイ生成検査手段を有する情報処理装置にお
いて、 データ用記憶領域とパリテイ用記憶領域を有す
る記憶部と、 前記主記憶装置への書き込みサイクルで、その
サイクルが、前記データ用記憶領域とパリテイ用
記憶領域の両方に対して書き込みを行う通常の書
き込みサイクルであるか、パリテイ用記憶領域だ
けへの書き込みサイクルであるかを指定するアド
レス修飾信号を発生する中央処理装置と、 前記パリテイ用記憶領域への書き込みデータと
して、パリテイ用記憶領域だけへの書き込みが指
定されている場合は中央処理装置から出力される
データの一部を選択し、それ以外の場合は前記パ
リテイ生成検査手段により生成されたパリテイを
選択するパリテイデータ選択手段と、 パリテイ用記憶領域だけへの書き込みが指定さ
れている場合は、前記パリテイデータ選択手段が
選択したパリテイデータをパリテイ用記憶領域へ
書き込み、それ以外の場合は、パリテイデータ選
択手段の選択したデータと中央処理装置からの書
き込みデータをそれぞれパリテイ用記憶領域とデ
ータ用記憶領域に書き込む書き込み制御手段、 を具備し、検査用データを前記データ用記憶領
域とパリテイ用記憶領域に書き込み、この検査用
データのパリテイを補数に書き直し、書き直した
検査用データを前記パリテイ生成検査手段に与え
、パリテイエラーの発生の有無によつてパリテイ
生成検査手段を故障診断することを特徴とする情
報処理装置。 (2) 前記書き込み制御手段として、パリテイ用
記憶領域への書き込み信号の通過を前記アドレス
修飾信号によつて制御するアンドゲートを用いた
ことを特徴とする請求項(1)の情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3018989U JPH02123631U (ja) | 1989-03-16 | 1989-03-16 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3018989U JPH02123631U (ja) | 1989-03-16 | 1989-03-16 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02123631U true JPH02123631U (ja) | 1990-10-11 |
Family
ID=31255035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3018989U Pending JPH02123631U (ja) | 1989-03-16 | 1989-03-16 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02123631U (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05327522A (ja) * | 1992-05-14 | 1993-12-10 | Nec Corp | データ記憶回路 |
| JP2008112224A (ja) * | 2006-10-27 | 2008-05-15 | Fujitsu Ten Ltd | エラー検出装置及びエラー検出方法 |
-
1989
- 1989-03-16 JP JP3018989U patent/JPH02123631U/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05327522A (ja) * | 1992-05-14 | 1993-12-10 | Nec Corp | データ記憶回路 |
| JP2008112224A (ja) * | 2006-10-27 | 2008-05-15 | Fujitsu Ten Ltd | エラー検出装置及びエラー検出方法 |
| US8122316B2 (en) | 2006-10-27 | 2012-02-21 | Fujitsu Ten Limited | Error detector and error detection method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6222199B2 (ja) | ||
| JPS6011952A (ja) | 誤り訂正機構付半導体メモリ装置 | |
| JPS6146864B2 (ja) | ||
| SU1376121A2 (ru) | Устройство дл записи и контрол программируемой посто нной пам ти | |
| JPS62299000A (ja) | 半導体メモリ | |
| JPH04119434A (ja) | パリティ・エラー検出装置 | |
| JPS5998263A (ja) | 磁気デイスク制御装置診断方式 | |
| JPH0553929A (ja) | 障害情報保存機能付き中央処理装置 | |
| JP2998282B2 (ja) | メモリ装置 | |
| JPH0535455B2 (ja) | ||
| JPH01290042A (ja) | 試験診断方式 | |
| JP2503981B2 (ja) | 周辺記憶装置 | |
| JPS63753A (ja) | メモリエラ−訂正・検出回路の試験方式 | |
| JPH04372025A (ja) | アクセスビットつき記憶装置 | |
| JPH04242455A (ja) | プロセッサ間通信トレース回路 | |
| JPH01156834A (ja) | チェック回路の診断装置 | |
| JPH0697395B2 (ja) | 電子楽器 | |
| JPS5856159A (ja) | フア−ムウエアテスタ | |
| JPH0523449B2 (ja) | ||
| JPS59120965A (ja) | メモリ試験装置の診断方式 | |
| JPS6138509B2 (ja) | ||
| JPS6130356B2 (ja) | ||
| JPH03126147A (ja) | 外部記憶装置のテスト方式 | |
| JPH04105150A (ja) | 周辺制御装置 | |
| JPH0242545A (ja) | 記憶装置 |