JPS59123228A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS59123228A JPS59123228A JP57229068A JP22906882A JPS59123228A JP S59123228 A JPS59123228 A JP S59123228A JP 57229068 A JP57229068 A JP 57229068A JP 22906882 A JP22906882 A JP 22906882A JP S59123228 A JPS59123228 A JP S59123228A
- Authority
- JP
- Japan
- Prior art keywords
- melting point
- point metal
- layer
- film
- high melting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P30/00—Ion implantation into wafers, substrates or parts of devices
- H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は％ Ｎ１０３ＬｓＩで代表されるシリコン半導
体装置の製造方法、さらに詳しくはシリコン基板表面の
Ｕ＋１０部に対して自己整合的に均一な高融点金属硅化
物層上その下に不純物ドープ層とを形成する方法に関す
る シリコンへ・１０Ｓ型心界効果トランジスタは、嶋周波
用の単体トランジスタや集積回路の基本素子として広く
用いられている。これらいずれの応用に対してもスイッ
チング速度、最大動作周波数、利得等のトランジスタ特
性の向上、あるいは集積回路における集積速度の向上を
図る１とめトランジスタのチャネル長の短縮が重要な課
題となっている。
体装置の製造方法、さらに詳しくはシリコン基板表面の
Ｕ＋１０部に対して自己整合的に均一な高融点金属硅化
物層上その下に不純物ドープ層とを形成する方法に関す
る シリコンへ・１０Ｓ型心界効果トランジスタは、嶋周波
用の単体トランジスタや集積回路の基本素子として広く
用いられている。これらいずれの応用に対してもスイッ
チング速度、最大動作周波数、利得等のトランジスタ特
性の向上、あるいは集積回路における集積速度の向上を
図る１とめトランジスタのチャネル長の短縮が重要な課
題となっている。
しかし、チャネル長を１〜１．５μｍ程度以下にまで短
縮するといわゆる短チヤネル効果として知られているし
きい値゛電圧のチャネル長依存性やソース・ドレイン間
耐圧の低下等の重大な問題点が生じる。これらの問題は
主として、ソースとドレイン間の距離がドレイン領域に
ょる空乏層の延びの程度あるいはそれ以下にまで短かく
なったためによるものである。この問題、即ち、ドレイ
ン空乏層の延びの影響を軽減するためには、ソース及び
ドレイン領域の深さ、即ちソース及びドレイン領域の接
合深さを浅くすることが有効であることが有効であるこ
とが知られている。現在、接合深さが０．３μｍ程度の
比較的浅いｎ型ソース、ドレイン層は砒素イオン注入に
より形成することができる。しかし、この程度の浅さの
ソース及びドレイン領域においても、その層抵抗は３０
〜５ｏΩ／口という比較的大きな値になり、集積回路へ
の応用の場合の様にソースあるいはドレイン領域の延長
がそのまま素子間の相互接続配線としても使用される場
合には、直列抵抗が無視し得ない領になってしまい信号
の伝播遅延や電圧低下の原因となる。
縮するといわゆる短チヤネル効果として知られているし
きい値゛電圧のチャネル長依存性やソース・ドレイン間
耐圧の低下等の重大な問題点が生じる。これらの問題は
主として、ソースとドレイン間の距離がドレイン領域に
ょる空乏層の延びの程度あるいはそれ以下にまで短かく
なったためによるものである。この問題、即ち、ドレイ
ン空乏層の延びの影響を軽減するためには、ソース及び
ドレイン領域の深さ、即ちソース及びドレイン領域の接
合深さを浅くすることが有効であることが有効であるこ
とが知られている。現在、接合深さが０．３μｍ程度の
比較的浅いｎ型ソース、ドレイン層は砒素イオン注入に
より形成することができる。しかし、この程度の浅さの
ソース及びドレイン領域においても、その層抵抗は３０
〜５ｏΩ／口という比較的大きな値になり、集積回路へ
の応用の場合の様にソースあるいはドレイン領域の延長
がそのまま素子間の相互接続配線としても使用される場
合には、直列抵抗が無視し得ない領になってしまい信号
の伝播遅延や電圧低下の原因となる。
チャネル長が１μｍ以下にまで短縮された場合には、更
に浅い接合深さが必要となり、従って層抵抗は益々大き
くなり、その層抵抗によるトランジスタや集積回路の性
能の低下は一層深刻なものとなる。
に浅い接合深さが必要となり、従って層抵抗は益々大き
くなり、その層抵抗によるトランジスタや集積回路の性
能の低下は一層深刻なものとなる。
また、０１〜０．２μｍ程度の浅い接合領域へのアルミ
ニウム系金属によるオーミックコンタクトにおいても、
いわゆるスパイクと称される局部的拡散・合金反応が生
じ基板とのｔＸ的短絡を引起し易いことが予想される。
ニウム系金属によるオーミックコンタクトにおいても、
いわゆるスパイクと称される局部的拡散・合金反応が生
じ基板とのｔＸ的短絡を引起し易いことが予想される。
この様に単υて不純物イオン注入のみで、０．１〜０２
μｍ程Ｉｔの戊いソースドレイン領域箭埃を形成するこ
とは゛心気抵抗やオーミックフンタクト等の点から好ま
しくないことが判る。この問題を解決するだめに金属硅
化物層をソース・ドレイン領域の表面に形成することが
考えられる。しムし、白金、パラジウム等の貴金属の硅
化物を形成した場合には、これらの貴金属の硅化物の熱
安定性が充分で万いため、８５０°Ｃ８度の熱処理によ
って抵抗値が著しく増大したり、オーミックコンタクト
部でアルミニウム系金属と反応したりするという問題が
あり実用に供し難い。
μｍ程Ｉｔの戊いソースドレイン領域箭埃を形成するこ
とは゛心気抵抗やオーミックフンタクト等の点から好ま
しくないことが判る。この問題を解決するだめに金属硅
化物層をソース・ドレイン領域の表面に形成することが
考えられる。しムし、白金、パラジウム等の貴金属の硅
化物を形成した場合には、これらの貴金属の硅化物の熱
安定性が充分で万いため、８５０°Ｃ８度の熱処理によ
って抵抗値が著しく増大したり、オーミックコンタクト
部でアルミニウム系金属と反応したりするという問題が
あり実用に供し難い。
一方、モリブデン、タングステン、タンタル、チタン等
のいわゆる高融点金属の硅化物の場合にはそれらの材料
自身の耐熱性という点においては問題はない。そこで従
来の技術を用いてこれらの高融点金属の硅化物をソース
・ドレイン領域上に形成して低抵抗化を図るという目的
のために応用しようとすると、次の２つの方法が従来考
えられて（１θだ。第１の方法は所望の組成比の高融点
金属の硅化物膜そのものをスパッタ＋１ングや真空蒸着
等の方法を用いて堆積する方法である。しかし、この方
法〈おいては８００℃程度以上の高温熱処理によって高
融点金属の硅化物＋＋ｉとその下の予め高濃度に不純物
をドープしたソース・ドレイン領域との接触面でのオー
ミック性が劣化し、その結果ソース・ドレイン領域の実
効的な直列抵抗の増加を引起す。更に、この方法でｔよ
、予め金属硅化物組成を持った膜を堆積するため、ソー
ス、ドレイン領域等の所望の領域にのみ自己整合的に形
成することは容易ではないという欠点をも含んで（βる
。
のいわゆる高融点金属の硅化物の場合にはそれらの材料
自身の耐熱性という点においては問題はない。そこで従
来の技術を用いてこれらの高融点金属の硅化物をソース
・ドレイン領域上に形成して低抵抗化を図るという目的
のために応用しようとすると、次の２つの方法が従来考
えられて（１θだ。第１の方法は所望の組成比の高融点
金属の硅化物膜そのものをスパッタ＋１ングや真空蒸着
等の方法を用いて堆積する方法である。しかし、この方
法〈おいては８００℃程度以上の高温熱処理によって高
融点金属の硅化物＋＋ｉとその下の予め高濃度に不純物
をドープしたソース・ドレイン領域との接触面でのオー
ミック性が劣化し、その結果ソース・ドレイン領域の実
効的な直列抵抗の増加を引起す。更に、この方法でｔよ
、予め金属硅化物組成を持った膜を堆積するため、ソー
ス、ドレイン領域等の所望の領域にのみ自己整合的に形
成することは容易ではないという欠点をも含んで（βる
。
第２の方法は、１％融点金属の硅化物そのものを堆積す
るのではなく、高融点金属膜を堆積した労熱処理によっ
てＢ ｌｉ＜１４点金属とシリコンとを反応させて硅化
物層を形成する方法である。この方法では、ソース・ド
レイン領域等の所望の領域のシリコン表面を露出せしめ
てから高融点金属膜の堆（ａを行うことにより、所望部
のみに自己整合的（ｌこ高融点金属層を形成することが
できる。しかし、この方法を実際に試みると高融点金属
と高濃度に不純物をドープしたシリコンとの反応の（与
現性や一様性が著しく恋いことが判った。即ち、高融点
金属とシリコンとの硅化物層１応が殆ど生じな１７１１
４合や、激しい反応が生じる場合が、試料間ある・（ｓ
（佳試利内においても生じた。これは多分高融点金属
とシリコンとの界面や高融点金属ある１ρけシリフンの
状態によって硅化物形成反応が敏感に影響された結果と
考えられる。更に、この様な方法にお（Ｑては、高融点
金属とシリコンとの硅化物形成反応が生じた場合におい
ても、硅化物形成反応はシリコン露出部の（偏部から未
露出ｐｒ（ｓ ＜高融点金属膜４膜が絶縁物上にある領
域）ヘハミ出して生じるため自己整合的に高融点金属の
硅化物を所望領域にのみ形成するという点においても問
題があることが判明した。その−１＝、形成される高融
点金属硅化物の均一性や平滑性は悲く、高濃度に不純物
がドープされたシリコン基板表面に高融点金属を堆積し
た後、熱処理を行うと、シリコン基板上ておいた不純物
が硅化物層を通して外部へ吸けろという現象が生じたり
、あるいはオーミックコンタクト用のアルミニウム系金
圀を該硅化物層上に堆積した場合（Ｆ、ば、アルミニウ
ムやシ１］コンが硅化物、トはのピンホール等の不均一
なＩＩ・１所をｉＬ４ Ｌ／て相互拡散し、いわゆるス
パイクを牛しることが判った。以上の如く、従来の方法
は浅い暗合を持つソース及びドレインの低抵抗化等の応
用に対しては不適当である。
るのではなく、高融点金属膜を堆積した労熱処理によっ
てＢ ｌｉ＜１４点金属とシリコンとを反応させて硅化
物層を形成する方法である。この方法では、ソース・ド
レイン領域等の所望の領域のシリコン表面を露出せしめ
てから高融点金属膜の堆（ａを行うことにより、所望部
のみに自己整合的（ｌこ高融点金属層を形成することが
できる。しかし、この方法を実際に試みると高融点金属
と高濃度に不純物をドープしたシリコンとの反応の（与
現性や一様性が著しく恋いことが判った。即ち、高融点
金属とシリコンとの硅化物層１応が殆ど生じな１７１１
４合や、激しい反応が生じる場合が、試料間ある・（ｓ
（佳試利内においても生じた。これは多分高融点金属
とシリコンとの界面や高融点金属ある１ρけシリフンの
状態によって硅化物形成反応が敏感に影響された結果と
考えられる。更に、この様な方法にお（Ｑては、高融点
金属とシリコンとの硅化物形成反応が生じた場合におい
ても、硅化物形成反応はシリコン露出部の（偏部から未
露出ｐｒ（ｓ ＜高融点金属膜４膜が絶縁物上にある領
域）ヘハミ出して生じるため自己整合的に高融点金属の
硅化物を所望領域にのみ形成するという点においても問
題があることが判明した。その−１＝、形成される高融
点金属硅化物の均一性や平滑性は悲く、高濃度に不純物
がドープされたシリコン基板表面に高融点金属を堆積し
た後、熱処理を行うと、シリコン基板上ておいた不純物
が硅化物層を通して外部へ吸けろという現象が生じたり
、あるいはオーミックコンタクト用のアルミニウム系金
圀を該硅化物層上に堆積した場合（Ｆ、ば、アルミニウ
ムやシ１］コンが硅化物、トはのピンホール等の不均一
なＩＩ・１所をｉＬ４ Ｌ／て相互拡散し、いわゆるス
パイクを牛しることが判った。以上の如く、従来の方法
は浅い暗合を持つソース及びドレインの低抵抗化等の応
用に対しては不適当である。
本発明の目的ｊ／ｉ、上記従来方法における間頚点をｊ
′イ決した新規な半導体装置の剰或方法ｆ：提供するこ
とである。
′イ決した新規な半導体装置の剰或方法ｆ：提供するこ
とである。
本発明によれば、少なくとも表ｉｎＴにシリコン層を備
えた基板の一重部に絶縁膜を形成する工程と該絶縁膜に
開口を設けた後、該主面に高融点金属膜を堆積する工程
と、シリコン結晶中でドーパントとならないイオンを注
入して該高融点金属膜とシリコン層との接触部の界面を
混合せしめた後、脂族まだは■造のドーパントイオンを
注入する工程と４０ （）−６００°Ｃの渇一度範囲で
熱処理を行うことにより前記開口部において高融点金属
の硅化物形成反応を生じせしめる工程と、未反応で残留
する高融点金属膜を選択エツチングすることにより高融
点金属硅化物層を前記開口部に対して自己整合的に形成
する工程と、その後非還元性雰囲気中で８００°Ｃ以上
の熱処理を行うことにより前記高ＩＪ（点金匡硅化物層
の下に自己整合的に不純物ドープ層を形成する工程とを
含むことを特似とする半導体装置の製造方法が得られる
。
えた基板の一重部に絶縁膜を形成する工程と該絶縁膜に
開口を設けた後、該主面に高融点金属膜を堆積する工程
と、シリコン結晶中でドーパントとならないイオンを注
入して該高融点金属膜とシリコン層との接触部の界面を
混合せしめた後、脂族まだは■造のドーパントイオンを
注入する工程と４０ （）−６００°Ｃの渇一度範囲で
熱処理を行うことにより前記開口部において高融点金属
の硅化物形成反応を生じせしめる工程と、未反応で残留
する高融点金属膜を選択エツチングすることにより高融
点金属硅化物層を前記開口部に対して自己整合的に形成
する工程と、その後非還元性雰囲気中で８００°Ｃ以上
の熱処理を行うことにより前記高ＩＪ（点金匡硅化物層
の下に自己整合的に不純物ドープ層を形成する工程とを
含むことを特似とする半導体装置の製造方法が得られる
。
本発明による製置方法では、シリコン基板上に設けられ
た所定の開口部に自己整合的に均一かつ平滑な高融点金
属の硅化物；響が形成さｎると同時に該硅化物層ドに、
きわめて浅い不純物ドープ層が形成される。本発明で得
らｔＬｊ’ｃ高融点金属姪化物層は、イオン注入による
高融点金属とシリコンとの界面の混合効果のだめに、従
来法によって形成された硅化物層に比較して著しく優れ
た平滑性均質性熱的安定性及び合金化反応に対する障壁
性を有する。これらの特長は短チャ４°ル？、１０ Ｓ
型電界効果トランジスタのソース・ドレインの形成やＭ
Ｏ８ＩＣやバイポーラＩＣの微細の配線の低抵抗化を実
現するの（（適している。本発明ではイオン注入によっ
てドープした不純物ハ９ｊの接合ｆ＋、１２さを０．１
μｍ稈度に迅〈形成することができる上、・そのシート
抵抗を上部の硅化物、喝によってスＱ／ロ程度まで減少
させ、乙ことができだ。さらに不発明で形成した硅化物
一層上にアルミニウム系蒲１悦を堆積して作４！シたオ
ーミック流！ｉｌ ｌは、５５０°Ｃまでの耐熱性を示
した。まだ、本発明の方法では、イオン注入を行った後
に／ｌ Ｏ／）−Ｊｏｏ ０°Ｃという比較的低温の熱
処理を何い、この後、未反応′ｆｃ１−石ρ１；点金属
かつ平ｔしな高融点金属珪化物をｉ＋；ｊ ｔ］部に対
して自己整合的に形成する上で１．極めて重要である。
た所定の開口部に自己整合的に均一かつ平滑な高融点金
属の硅化物；響が形成さｎると同時に該硅化物層ドに、
きわめて浅い不純物ドープ層が形成される。本発明で得
らｔＬｊ’ｃ高融点金属姪化物層は、イオン注入による
高融点金属とシリコンとの界面の混合効果のだめに、従
来法によって形成された硅化物層に比較して著しく優れ
た平滑性均質性熱的安定性及び合金化反応に対する障壁
性を有する。これらの特長は短チャ４°ル？、１０ Ｓ
型電界効果トランジスタのソース・ドレインの形成やＭ
Ｏ８ＩＣやバイポーラＩＣの微細の配線の低抵抗化を実
現するの（（適している。本発明ではイオン注入によっ
てドープした不純物ハ９ｊの接合ｆ＋、１２さを０．１
μｍ稈度に迅〈形成することができる上、・そのシート
抵抗を上部の硅化物、喝によってスＱ／ロ程度まで減少
させ、乙ことができだ。さらに不発明で形成した硅化物
一層上にアルミニウム系蒲１悦を堆積して作４！シたオ
ーミック流！ｉｌ ｌは、５５０°Ｃまでの耐熱性を示
した。まだ、本発明の方法では、イオン注入を行った後
に／ｌ Ｏ／）−Ｊｏｏ ０°Ｃという比較的低温の熱
処理を何い、この後、未反応′ｆｃ１−石ρ１；点金属
かつ平ｔしな高融点金属珪化物をｉ＋；ｊ ｔ］部に対
して自己整合的に形成する上で１．極めて重要である。
すなわち、イオン注入後の最初のアニールを、列えば８
００°Ｃ程度以上の高稲で行った場合には、開口部から
はみだして珪化物が形成されてしま・う。
００°Ｃ程度以上の高稲で行った場合には、開口部から
はみだして珪化物が形成されてしま・う。
従って、最初低？１′ｉｌ−でアニールを行った後、未
反応な高融点金属を除去するととによって１・づ口部に
自己整合して珪化Ｕが形成さハろ。この後、該珪化物層
の抵抗率の減少及び注入されたイオンの電気的活性化を
目的とした８００”Ｃ程度以上の熱処理が実施されろ。
反応な高融点金属を除去するととによって１・づ口部に
自己整合して珪化Ｕが形成さハろ。この後、該珪化物層
の抵抗率の減少及び注入されたイオンの電気的活性化を
目的とした８００”Ｃ程度以上の熱処理が実施されろ。
この熱処理をト■、ガスを含んだ一１買元性ガス雰囲気
で行った場合には、前記低温熱処理によって形成されノ
こ珪化物の均一性や平ｉ′判注がで、（われてしまい、
こＩｔに伴ってピンホール等の欠陥が多数形成されるだ
め隼檀回路へのイ史用には適さない。従って、非還元性
ガス雰囲気、例えば、蚕繋不活性ガス、酸素、水蒸気あ
るもっけこれらのイ、；１合せたガス雰囲′Ａ］：たケ
ま真空中で８００°Ｃ以上の熱処理を灯うことが、珪化
′ｌ≧１の均一かつ平ｍ乙性斬を維持する上で重要であ
る。
で行った場合には、前記低温熱処理によって形成されノ
こ珪化物の均一性や平ｉ′判注がで、（われてしまい、
こＩｔに伴ってピンホール等の欠陥が多数形成されるだ
め隼檀回路へのイ史用には適さない。従って、非還元性
ガス雰囲気、例えば、蚕繋不活性ガス、酸素、水蒸気あ
るもっけこれらのイ、；１合せたガス雰囲′Ａ］：たケ
ま真空中で８００°Ｃ以上の熱処理を灯うことが、珪化
′ｌ≧１の均一かつ平ｍ乙性斬を維持する上で重要であ
る。
以下、本発明のＩＷ漬方法の−９−絶倒をし１を用いて
説明する。
説明する。
第１図（ｉｂ、 （ｂ）、 （ｃ）は本発明の実１・屯
例を説明するだめの図で主要工程における概略断面図を
示したもので′らろ。
例を説明するだめの図で主要工程における概略断面図を
示したもので′らろ。
先ず、＋１型単結畠シリコツ基・仮を用意し、通常の熱
酸化法ｊこより、厚さ３０００Ａの５ｉｎ２膜を形成し
、周知のホトエツチング法により新字の位ｉ代に開［］
を設けた１々、全面に膜厚４００Ａの′ｒｉ膜を堆積し
、第１図（、Ｉ）を得た。〆欠に、上２づよりＳ＋イオ
ンをＴｉとシリコン基板との接触部の界面を混合する。
酸化法ｊこより、厚さ３０００Ａの５ｉｎ２膜を形成し
、周知のホトエツチング法により新字の位ｉ代に開［］
を設けた１々、全面に膜厚４００Ａの′ｒｉ膜を堆積し
、第１図（、Ｉ）を得た。〆欠に、上２づよりＳ＋イオ
ンをＴｉとシリコン基板との接触部の界面を混合する。
次にボロンイオンを加速゛４圧２０ｋｅｙでドーズ−Ｉ
ＩＸ次に５５０°ＣでＨ２ガス雰囲気で２０分１７■熱
処叩を行い、前記混合層において硅化物形成反応を生じ
せしめた後、ｉ（２１：）２系エツチング液に−Ｃｂ
ｉＯ２膜上の未反応Ｔｉ膜をエツチングする事により、
第１図（Ｃ）に示した如く、１７Ｆ） ［−１部のみに
均一なＩｐ ｔ’硅化物膜が形成さ、！′した。このＴ
Ｉ硅化物膜はＴｉ、Ｓｉ３である。次に、［ｑ２ガス中
において、９００’０２０分間の熱処理を行い、ドープ
層のＩＳＳ気油活性化びＴｉ硅化物層の抵抗率の減少（
Ｔｉ、Ｓ−への変」１之）を川っ九０本実施例にセいて
、Ｔｉ硅化物層の表面からｐｎ接合までの距離が０，１
μｍときわめて浅いにもかかわらず、シート抵抗値４０
／口という低い値が得られた。従来、Ｐ型の浅いドープ
層（叶ボロンイオンをシリコン基板に直懺注入する方法
によって形成されていたが、接合深さ０．１μｍ程度に
形成すると、そのシート抵抗（ｋは数百０７口以上にも
達し、もはや半導体集、＠回路の′五４１へや配線に使
用し、ｔな１ρ０ また、前記実施？Ｉｌｌでは高融点今日としてＴ１を用
い、注入イオンとしてシリコン及びボ１ゴ？ｅ用いた場
合金示しだが、高融点金属としてＭ、ｏ 、 Ｗ。
ＩＸ次に５５０°ＣでＨ２ガス雰囲気で２０分１７■熱
処叩を行い、前記混合層において硅化物形成反応を生じ
せしめた後、ｉ（２１：）２系エツチング液に−Ｃｂ
ｉＯ２膜上の未反応Ｔｉ膜をエツチングする事により、
第１図（Ｃ）に示した如く、１７Ｆ） ［−１部のみに
均一なＩｐ ｔ’硅化物膜が形成さ、！′した。このＴ
Ｉ硅化物膜はＴｉ、Ｓｉ３である。次に、［ｑ２ガス中
において、９００’０２０分間の熱処理を行い、ドープ
層のＩＳＳ気油活性化びＴｉ硅化物層の抵抗率の減少（
Ｔｉ、Ｓ−への変」１之）を川っ九０本実施例にセいて
、Ｔｉ硅化物層の表面からｐｎ接合までの距離が０，１
μｍときわめて浅いにもかかわらず、シート抵抗値４０
／口という低い値が得られた。従来、Ｐ型の浅いドープ
層（叶ボロンイオンをシリコン基板に直懺注入する方法
によって形成されていたが、接合深さ０．１μｍ程度に
形成すると、そのシート抵抗（ｋは数百０７口以上にも
達し、もはや半導体集、＠回路の′五４１へや配線に使
用し、ｔな１ρ０ また、前記実施？Ｉｌｌでは高融点今日としてＴ１を用
い、注入イオンとしてシリコン及びボ１ゴ？ｅ用いた場
合金示しだが、高融点金属としてＭ、ｏ 、 Ｗ。
ｒａ８、注入イオンとしてシリコン及びアルゴンとＡｓ
等の■族のドーパントを用（、−１だ堀余にも同様な効
果が得られブこ。
等の■族のドーパントを用（、−１だ堀余にも同様な効
果が得られブこ。
まだ、前記￥絶倒では屯結晶シ１１コン基板を用いたが
、同もこれ）／Ｃ限る必要はなく、Ｓ Ｑ ８基板のよ
うに長面１にシリコン層が存庄する基板であればよい。
、同もこれ）／Ｃ限る必要はなく、Ｓ Ｑ ８基板のよ
うに長面１にシリコン層が存庄する基板であればよい。
また、このシリコン層は単結晶ｙ ＋Ｉｌ（らず多結晶
でもかまわない。
でもかまわない。
第１図は本発明の製置方法を説明するための戦略断面図
である。 １１はｎ 型シリｉ 、−／ 基板、１２け５ｉＯｄｆ
、ｃ、１３けＴｉ膜、１４ばＴｉとシリコンとの混合層
、１５はボロンがドープされたＰ型層、１６１ｒｌ Ｔ
ｉ硅化物層をそれぞれ示す。 第１に
である。 １１はｎ 型シリｉ 、−／ 基板、１２け５ｉＯｄｆ
、ｃ、１３けＴｉ膜、１４ばＴｉとシリコンとの混合層
、１５はボロンがドープされたＰ型層、１６１ｒｌ Ｔ
ｉ硅化物層をそれぞれ示す。 第１に
Claims (1)
- 少なくとも、表面にシリコン層を備えた基板の一主面に
絶縁膜を形成する工程と該絶縁膜に開口を設けた後、該
主面に高融点金属膜を堆積する工程とシリコン結晶中で
ドーパントとならないイオンを注入し−Ｃ該高融点金属
膜とシリコンｊ４との接触部の界面を混合せしめた後、
皿族または■族のドーパントイオンを注入する工程と４
ＯＮＯＯ′Ｃの温度範囲で熱処理をイｔうことにより、
前記ｌ：ｉ？ＩＬＥ部において高融点金属の硅化物形成
反応を生じせしめる工程と、未反応で残留する高融点金
属膜を選択エツチングすることにより高融点金族硅化物
層を別記開口部に対して自己整合的に形成する工程と、
その後、非還元性雰囲気中で８００℃以上の熱処理を行
うことにより、前記局融点金属硅化物層の下に自己整合
的に不純物ドープ層を形成する工程とを含むことを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57229068A JPS59123228A (ja) | 1982-12-28 | 1982-12-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57229068A JPS59123228A (ja) | 1982-12-28 | 1982-12-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59123228A true JPS59123228A (ja) | 1984-07-17 |
Family
ID=16886229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57229068A Pending JPS59123228A (ja) | 1982-12-28 | 1982-12-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59123228A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61150216A (ja) * | 1984-12-24 | 1986-07-08 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS61240631A (ja) * | 1985-04-18 | 1986-10-25 | Nec Corp | 半導体集積回路の製造方法 |
| JPS6298642A (ja) * | 1985-10-25 | 1987-05-08 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| EP0802563A3 (en) * | 1996-04-19 | 1998-09-02 | Nec Corporation | Method of manufacturing a semi-conductor device having a low resistance metal silicide layer |
-
1982
- 1982-12-28 JP JP57229068A patent/JPS59123228A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61150216A (ja) * | 1984-12-24 | 1986-07-08 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS61240631A (ja) * | 1985-04-18 | 1986-10-25 | Nec Corp | 半導体集積回路の製造方法 |
| JPS6298642A (ja) * | 1985-10-25 | 1987-05-08 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| EP0802563A3 (en) * | 1996-04-19 | 1998-09-02 | Nec Corporation | Method of manufacturing a semi-conductor device having a low resistance metal silicide layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940010907B1 (ko) | 실리사이드구조를 갖춘 반도체장치와 그 제조방법 | |
| JPH0523055B2 (ja) | ||
| KR20030044800A (ko) | 저저항 게이트 전극을 구비하는 반도체 장치 | |
| JPH06302542A (ja) | 半導体装置の低抵抗接触構造およびその形成方法 | |
| JPH0652788B2 (ja) | 集積半導体回路 | |
| JPS59210642A (ja) | 半導体装置の製造方法 | |
| JP2799304B2 (ja) | 半導体素子のコンタクト導電層形成方法並に半導体素子のジャンクションおよびコンタクト導電層形成方法 | |
| US7495293B2 (en) | Semiconductor device and method for manufacturing the same | |
| JPH0661177A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2001185507A (ja) | 半導体装置及びその製造方法 | |
| JPH08116057A (ja) | 半導体装置のＴｉＮゲート電極の製造方法 | |
| JPS60193380A (ja) | 半導体装置の製造方法 | |
| JPH0371768B2 (ja) | ||
| JPS59177926A (ja) | 半導体装置の製造方法 | |
| KR100353550B1 (ko) | 실리사이드 구조 및 그 형성방법 | |
| JPS59110115A (ja) | 半導体装置の製造方法 | |
| JPH01160010A (ja) | 半導体装置の製造方法 | |
| KR100755636B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2886174B2 (ja) | 半導体装置の製造方法 | |
| JPS61150216A (ja) | 半導体装置の製造方法 | |
| CN119403197B (zh) | 镍硅化物的形成方法及半导体器件 | |
| JPS59208773A (ja) | 半導体装置の製造方法 | |
| JPS58138075A (ja) | シリコンｍｏｓ型電界効果トランジスタ及びその製造方法 | |
| JPS6097668A (ja) | 半導体装置及びその製造方法 | |
| KR0179100B1 (ko) | 모스 전계효과 트랜지스터의 제조방법 |