JPS59208773A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は相補型Ｍｉｓ（以下ＭＩＳを含めてＣＭＯ８と
略称する）ＦＥＴ　　を用いた半導体集積回路の製造方
法に関するものである。

ＣＭＯＳインバータを基本回路とする半導体集積回路は
低消費電力、低電圧動作、大きな雑音余裕という特長を
生かして大容量メモリや大規模論理る。例えば第１図に
部分断面略図を示す如き従来のＣＭＯＳインバータにお
いては、ｐ型シリコン基板１０１の表面に作られたＮチ
ャネルＭＯ８ＦＥＴのドレインとなるｎ型不純物ドープ
層１０２とｎウェル１０３中に作られたＰチャネルＭＯ
８ＦＥＴのノースと々るｐ型不純物ドーグ層１０．４と
を相互接続するＡノ配線１０５ｃが必要である。この配
線は通常次段のインバータへの出力−線も兼ねておシ、
次段のゲートポリシリコンとのコンタクト部まで伸びて
いる。この配線はまた、ＧＮＤ　線（グラウンド線）１
０５ａＸ電源線１０５ｂと共通のＡＪ層を用いるのでマ
スクパターンの設計上制約が多かった。

その上、これらのＡ！配線は比較的厚い層間絶縁膜１０
６に開口したコンタクト穴を介して、ｎｆｆ１ド一プ層
、ｐ型ドーグ層さらに次段のインバータのゲートポリシ
リコンに接触を取ることになシ、上記３つのシリコン層
の一パターンとコンタクト穴の重ね合わせマージン、更
にコンタクト穴とＡＩ配線との重ね合わせマージンが十
分に必要で６．６、更にコンタクト穴自体もＡＡ’が十
分埋め込まれる程度に大きくする必要があり、この従来
構造では集積度の向上は困難であった。

第１図の構造の欠点の一部を解決するために提案された
のが第２図の構造である。すなわちＮチャネルＭＯ８ｌ
ｉ’ＢＴ　のドレインとなるｎ型ドープ層２０１とＰチ
ャネルＭＯ８ＦＥＴ　のソースとなるｐ型ドープ層２０
２とをゲート２０３ｇと同じ層のポリシリコン２０３ｃ
で相互接続しようとするものである。

この利点は、次段のゲートまでポリシリコンのまま伸ば
せるのでｌは基本的には電源系配線専用に使え、マスク
設計の自由度が増し高集積化が可能なことである。また
ポリシリコン２０３ＣとシリコンドープＪ＠　２０１’
、　２０２’　との直接接触（以下ダイレクトコンタク
トと称する）の占有面積は第１図のＡ！出力配線１０５
Ｃとｐまたはｎ型ドープ層１（１４，１０２の間のコン
タクトの占有面積に比較して十分小さいことも利点であ
る。これは第１図の場合、コンタクト穴が深いため穴あ
けの際の眉間絶縁膜］０６のサイドエッチのマージンが
必要なこと、またＡＩとドープ層のコンタクト穴はＡＡ
’のγロイスパイクによる接合の短絡事故を防ぐための
ドープ層の領域の内側に十分な重ね合わせマージンを取
ってパターン設計する必要があるからである。これに対
し、ダイレクトコンタクトの場合は、ゲートポリシリコ
ン２０３ｇと出力配線ポリシリコン２０３　ｃとは同じ
層なのでそれらの間の重ね合わせマージンは不要なこと
、またダイレクトコ／タクト部分直下のドープ層２　（
Ｊ　１２０２　　形成からポリシリコン２０３ｃからの
不純物拡散によシ自己整合的に行なわれるのでやはり別
ね合わせマージンが要らないからである。更にポリシリ
コンで次段に配線する場合は次段のゲートポリシリコン
とＡｌとのコンタクト穴が少なくとも１つは減ることに
なりこの点も集積度の向上に有利である。しかしながら
第２図の構造にも欠点がある。通常ＣＭＯ８のゲートポ
リシリコンけＮチャネルＭＯ８釦はｎ型不純物をドープ
したもの２０３ｇ、ｎＰチャネルＩｎＯ３にはｐｍ不純
物をドープしたもの２０３ｇ、Ｊ）が用いられる。した
がって配線用のポリシリコン２０３ｃにもダイレクトコ
ンタクトを介してＮチャネルＭＯ８のドレインに接続す
るｎ屋のもの２ｏ３ｃ、ｎ　　とＰチャネルＭＯ８のソ
ースに接続すゐｐ型のもの２０３　ｃ　、　ｐ　　の２
つの領域ができ、その視外にはｐｎ徽甘せができてしま
う。この様に出力配線に電位の異なる２つの領域ができ
るためこれを短絡する必要が生じ接合上にＡｌの架橋２
０４ｃがやはり必要となる。この人７！は小さい占有面
積で済むもののやはシＡＪパターン設計上の制約となる
ことに変わｐない。

この他に、最近の一般情勢であるＭＯＳ　　集積回路の
高柔様化のだめの素子寸法の微細化、特例ポリシリコン
層の厚さやソース・ドレインとなるｐ型並びにｎｇトド
一層の接合深さ等、深さ方向の微細化に伴なうンート抵
抗の上昇はそれら各層を素子間の配線として用いる際に
時定数の増大を招き集積回路としての高速動作を防げ、
更に各部での電圧降下の増大は動作マージンの減少を招
くなど大きな障害となっている。

例えば、現在、接合深さが０．３μｍ程度の比較的浅い
ｎＭドーグ層は砒素イオン注入で形成できるがそのシー
ト抵抗は３０〜５０Ω４とかなり大きい。

近い将来要求される０１〜０２μｍの接合深さのドープ
層をイオン注入で作ろうとすると１００Ω／、あるいは
それ以上となシもはや配線としては使用不可能である。

更に、ｏ、ｉ〜０．２μｍ　程度の浅い接合領域へＯｋ
ｌ系の金属のオーミックコンタクトではいわ映るアロイ
スパイクと呼ばれる局部的拡散、合金化反応が生じ浅い
接合を突き抜けて基板と電気的短絡が起こシ易い。

この様に従来のイオン注入のみで浅い接合の形成や、ポ
リシリコンへの不純物ドーピングを行なうと電気抵抗や
オーミックコンタクトの点で好ましくなく、第２図の構
造を微細化する際にも免かれ得ない欠点である。

これらの問題、即ち、出力ポリシリコン配線内にできる
ｐｎ接合の短絡の必要性と、薄いポリシリコン並びに浅
い不純物ドープ層のシート抵抗の増大とアルミ糸配線と
のコンタクト部でのアロイスパイクの問題を一挙に解決
するために金属硅化物をポリシリコン表面並びに浅い不
純物ドープ層表面に形成することが考えられる。しかし
、白金、パラジウム等の貴金属の硅化物を形成した場合
には、これらの貴金属の硅化物の熱安定性が充分でない
ため８５０Ｃ程度の熱処理によって抵抗値が著しく増大
したシ、オーミックコンタクト部でアルミニウム系金属
と反応したジするという問題がちシ実用に供し難い。一
方、モリブデン、タングステン、タンタル、チタン等の
いわゆる高融点食ｓの硅化物の場合にはそれらの材料自
身の耐熱性という点においては問題はない。そこで従来
の技術を用いてこれらの高融点金属の硅化物をソース・
ドレイン領域上に形成して低抵抗化を図るという目的の
ために応用しようとすると次の２つの方法が従来考えら
れていた。

第１の方法は所望の組成比の高融点金属の硅化物膜その
ものをスパッタリングやＸ窒蒸着等の方法を用いて堆積
する方法である。しかシ２、この方法においては８００
°Ｃ程度以上の高温熱処理によって高融府金属の硅化物
膜とその下の予め尚濃度に不純物をドープしたソース・
ドレイン領域との接触面でのオーミック性が劣化し、そ
の結果ノースドレイン領域の実効的な直列抵抗の増加を
引起す。

更に、この方法では、予め金属硅化物組成を持った膜を
堆積するため、ソース・ドレイン領域等の所望の領域に
のみ自己整合的に形成することは容易ではないという欠
点をも含んでいる。

第２の方法では、高融点金属の硅化物そのものを堆積す
るのではなく、高融点金属膜を堆積した後、熱処理によ
って高融点金属とシリコンとを反応させて硅化物層を形
成する方法である。この方法では、ノース・ドレイン領
域等の所望の領域のシリコン表面を露出せしめてから高
融点金属膜の堆！！Ｒを行うことにより、所望部のみに
自己整合的に篩融点金属層を形成することができる。し
かし、この方法を莢除に試みると高融点金属と高濃度例
不純物をドープしたシリコンとの反応の再現性や一様性
が著し、く悪し＾ことが判った。即ち、高融点金属Ｊ：
シリコンとの硅化物反応が殆ど生じない場合や、匪しい
反応が生じる場合が、試料間あるいは試料内においても
生じた。こオ１．．　ｌｄ多分高融点金属とシリコ／と
の界面や高融点金属あるいはシリコンの状態によって硅
化物形成反応が敏感に影響されｆｃ結果と考えられる。

更に、この様な方法においては、尚融点釡属とシリコン
との硅化物形成反応力；生じた場合に分いても、硅化物
形成反応は、シリフン露出部の端部から未露出部（高融
点金属膜が絶縁ｅ＋　−１：　＋Ｃある領域）ヘハミ出
して生じるだめ、自己整合的に高融点金属の硅化物を所
望領域にのみ形成するという点においても問題があるこ
とが判明した。

その上、上記２つの方法いずれによって形成した高融点
金属の硅化物においても、８５０”Ｃ程度以上の高温熱
処理によって結晶粒径がｘｏｏｕ　Ｘオーダの多結晶に
なり、また表面の平滑性や均質性も余９よくない。この
様に表面の平滑性や均質性もよくなくかつ多結晶の高融
点金属の硅化物層を高濃度に不純物をドープしたシリコ
ン結晶表面に形成した後高温の熱処理を行うと、シリコ
ン結晶にドープしておいた不純物が硅化物層の結晶粒界
中に拡散しシリコン結晶中から抜けるという現象が生じ
たり、６るいは、オーミックコンタクト用のアルミニウ
ム系金属を堆積した場合には、アルミニウムやシリコン
が結晶粒界を容易処相互拡散しいわゆるスパイクを生じ
るということが判った。

以上の如く、従来の方法、あるいは従来の方法によって
形成される高融点金属の硅化物層は、ソース・ドレイン
領域の低抵抗化という目的への応用には不適当であるこ
とが判明した。

本発明者は以上述べた従来構造の欠点を除去するため第
３図に概略断面を示したような構造の半導体装置を提案
している。

ｐ　ＭＬ単結晶シリコン基板３０１上に形成されたｎウ
ェル３０２中にＰチャネルＭＯ８Ｆ’ＥＴがｐ型シリコ
ン基板にＮチャネルＭＯ８ＦＥＴがそれぞれ形成されて
いる。３０３はゲート絶縁膜、３０４ｇはポリシリコン
よシなるゲート電極、３０５ｃはＮチャイ、＃ＭＯ８Ｆ
’ＥＴ　のドレインとなるｎｆｉドープ層３０６とＰチ
ャネルＭＯ８ＦＥＴのソースとなるｐ壓ドープ層３０７
とを相互接続し更に次段のインバータのゲートに伸びる
ポリシリコンの出力配線であす、ｎ型ドープとｐｍドー
プの領域がちυ境界部分はｐｎ接合Ｊとなっている。

Ｎチャイ・ルトランジスタのノース・ドレインとなる浅
いｎ型ドープ層３０６、Ｐチャネルトランジスに出力配
線の°ポリシリコン３０５　ｃの表面全体に平滑かつ均
質なモリブデン硅化物膜３０８が形成されている。

この様にモリブデン硅化物で浅い不純物拡散層や薄いポ
リシリコンを覆うことにょυ、それら浅い拡散層や薄い
ポリシリコンのシート抵抗は非常に低くできる１３例え
ば厚さ０１μｍのモリブデン硅化物で被覆した０−１８
μｍの接合深さのｎ型ドープＪｒＪ　（ｎ型部分の厚さ
は００８μｍ）では１３〜１４Ω金の値が実現している
。この様な低抵抗の配線を使えば動作速度が向上する。

また配線での゛電圧降下が小さくな逆動作マージンが広
くなる。またｐ型とｎ　ｄ４２つの領域があシルｎ接合
ができてしまう１１１力ポリシリコン表面もモリブデン
硅化物で低抵抗化されると共に同電位にすることができ
る。まだＡｌ系配綜とのオーミックコンタクトが不要な
のでＡＩｉ系配線パターンの設計自由度が向上し、高集
積化が１ｊｊ能となる。

本発明の目的はこのような半導体装置の製造方法を提供
することである。

本発明によれば第１導ｉｔｕの単結晶シリコン基板表面
に、島状の第２導電型ウエル領域とシリコン基板領域並
びにそれらを分離する厚い絶縁膜のフィールド領域を形
成したのち、フィールド領域以外のンリコノ表面にゲー
ト絶縁膜を被着し後にポリシリコンとシリコン基板との
間のダイレクトコンタクトを形成する領域であるウェル
領域の一部とシリコン基板領域の一部のゲート絶縁膜に
開口を設けたのち、ポリシリコン膜を被着し、後に洲チ
ャネルＭＩＳＦＥＴ　を形成すべき領域上の当該ポリシ
リコン膜には、ｎ型不純物をドープし、後にＰチャネル
ＭＩＳＦＥＴ　を形成すべき領域上の当該ポリシリコン
膜にはｐ型不純物をドープし、ゲート電極、素子間配線
として成形し、次いで尚該ポリシリコンパターンをマス
クとして該ポリシリコンで被われた以外のシリコン表面
上に残るゲート絶縁膜を除去し、次いで高融点金属薄膜
をスパッタ法等で被着したのち、後にＮチャネルＭＩＳ
ＦＥＴ　　を形成する領域にはｎ型不純物を、あるいは
シリコン結晶内で電気的に不活性々イオンとｎ盤不純物
とを重ねて注入し、またＰチャネルＭＩＳＦＥＴ　　を
形成する領域にはｐ型不純物をあるいはシリコン結晶内
で電気的に不活性なイオンとｐ型不純物とを重ねて注入
して、前記高融点金属膜それに接する単結晶あるいは多
結晶シリコンとの界面を混合するに足る条件でイオン注
入し、次いで非酸化性ガス中で４００〜６００°Ｃの熱
処理を行ない、前記混合層を平滑、均質な高融点金属硅
化層となし、次いで未反応のまま残留した金属を除去し
その後非遣元性ガス中で８００℃以上の熱処理を加える
ことを特徴とする半導体装置の製造方法が得られる。

次に本発明をその一実施例を用いて説明する。

該実施例は第３図に示したＣＭＯＳインパークを製造す
るための方法である。。

第４図（ａｊ、　（ｂ）、（Ｃ１、（Ｃ１）、（ｅｌ、
（ＱはこのＣＭＯＳインパークを製造する際の主要工程
でのインバータの模式的断面図を順次示したものである
。

まず比抵抗数Ω・硼、のｐｆｆｉ単結晶シリコン基板４
０１を用意し、通常の熱酸化法によって膜厚６０００Ｘ
の酸化膜４０２を形成する。通常のホトエツチング法に
よシいわゆるＮウェル領域を形成すべき部分の酸化膜に
開口し、次に開口部表面に厚さ１０００Ｘの酸化膜４０
３を被着したのち、リンイオンを加速電圧１５０　Ｋｅ
ｖｌ　　ドーズ量７　Ｘ　１０　”　ｔｘ＝　　だけ注
入し、窒素ガス中で１２００°Ｃ１９時間の熱処理を行
ない深さ７μｍ程度のＮウェル領域４０４を形成する。

（（ａ）図） 次にすべての酸化膜を除去したのち、通常の選択酸化法
によってトランジスタが形成される活性領域以外の領域
（フィールド領域）にフィー・ノシド酸化膜４０５を形
成する。次に活性領域のシ１１コン基板表曲にｉ痺３０
０Ｘのゲート絶縁膜４０６を形成する。（（ｂ）図） 次にダイレクトコンタクトを形成する領域のゲート絶縁
膜４０６を開孔してシリコン面を露出さぜたのち厚さ３
０００　Ａのポリシリコンを被着する。

ポリシリコン被着後Ｎチャネルへ１０８ＦＩ）Ｔ　を形
成する領域上のポリシリコンにはｎ型の不純物、Ｐチャ
ネルＭＯ８ＦＥＴ　を形成する領域上のポリシリコンに
はｐ型の不純物をドーピングする。

次にこのポリシリコン膜をゲート電極４０７　ｇ　。

出力配信４０７ｃとして成形する。ここでＮチャネルあ
るいはＰチャネルＭＯ８ＦＥＴ　を形成する領域と表現
したが、出力配線４０７ｃも含む。クーまシゲード醒極
４０７ｇだけでなく出力配、勢４０７ｃにもｎ・ｐ型不
純物をドープしであるとめう意味である。

次にゲートポリシリコン４０７ｇｎ、　４０７ｇ　ｐ　
をマ実に本発明の方法で得られる硅化物は浅い接合と同
時に任意のパターンの単結晶あるｂは多結晶シリコン表
面に自己整合してできるので果槓度向上の点でも卓効が
ある。

なお、本発明の方決′では、イオン注入を行った後に４
００〜６００°Ｃという比較的低温の熱処理を非酸化性
雰囲気中で行い、この後、未反応な毘融点金属を除去し
た後に８００°Ｃ以上の熱処理を行う２段熱処理法が行
われているが、この２段熱処理は均一、かつ、平滑な高
融点金属硅化物を開口部に対して自己整合的に形成する
上で、極めて重要である。すなわち、イオン注入後の最
初のアニールを、例えば８００°Ｃ程度以上や高温で行
った場合には、開口部からはみだして硅化物が形成され
てしまう。従って、最初低温でアニールを行った後１、
未反応な高融点金属を除去することによって開口部に自
己整合して硅化物が形成される。このアニールを酸化性
雰囲気中で行なうと表面の高融点金属膜が酸化され昇華
するような場合もありうる。

この後、該硅化物層の抵抗率の減少友−び注入されたイ
オンの電気的活性化を目的とした８００″Ｃ程度以上の
熱処理が実施される。この熱処理をＨ２ガスを含んだ還
元性ガス雰囲気で行った場合には、前記低温熱処理によ
って形成された硅化物の均一性や平滑性が失われてしま
い、これに伴ってピンホール等の欠陥が多数形成される
ため集積回路への使用にｉ−ｊ：第１さない。従って、
非還元性ガス雰囲気例えば、璧素不活性ガス、酸素、水
蒸気あるいはこれらの組合せたガス雰囲気または真壁中
で８００００以上の熱処理を行うことが硅化物の均一か
つ平滑な性質を維持する上で重要である。

なお、本実施例においてＦ′ｉ高融点金機としてＭ。

を用いた場合について述べだが、Ｗ　３　Ｔａ　）　Ｔ
　Ｉ吟他の高融点金属についても同様の効果が確認でき
た。

実にＮチャ坏ルＭＯ８ＦＥＴ　のソース・ドレインとな
る１１型ド一プ層ｆ′ｉＡ　ｓ　イオン注入のみで行っ
たが、非常に浅い接合を形成するためにはドーピングの
ための５Ｐ量のＡｓ＜オンの注入と金属とシリコンの竹
面尻合のだめの８１　イオンの注入とを組み合わせても
良い。またこの場合、イオン注入の順序はどちらが先で
も良い。ＢイオンとＳｉ　イオンの組み合わせの場合も
また同様である。また界面混合用のイオンはＳｉ　に限
らすＡｒ　なとの不活性元素でもよい。

【図面の簡単な説明】

第１図は従来のＣＭＯＳインバータを示す模式的断面図
、第２図はその問題点の１部を解決するために提案され
ているＣＭＯＳインバータの模式的断面図、第３因は本
発明によるＣＭＯＳインバータの実施例を示す模式断面
図、第４図は本発明による製造方法の実施例を示すため
の主要工程での模式的断面図である。 １０１．３０１，４０１・・・ｐ型シリコン基板、１０
３，３０２゜４０４・・・ｎウェル、１０２，２０１，
３０６，４０８，２０１，４０８”’ｎｎトド−１層１
０４２ｏ２３０７，４０９，２０２，４０９ツノ ・・−ｐ型ドープ層、１０５，２０４・・・ＡＡＩ、　
　１０６，４１２・・・層間絶縁膜、２０３，３０４，
３０５，４０７・・・ポリシリコン、３０８４１１・・
・高融点金属硅化物、３０３４０６・・・ゲート絶縁膜
、４１０・・・高融点金属膜、４０５・・・フィールド
酸化膜、４０２・・・厚いシリコン酸化膜、４０３・・
・薄いシリコン酸化膜、Ｃ・・・出力配線を示す添字、
ｇ・・・ゲート電極を示す添字、ｎ・・・ｎ型不純物ド
ープを示す添字、ｐ・・・ｐｍ不純物ドープを不す添字
。 第１図 第　２　図 第３図 第　４　図 第４図 ４０６　　　　４Ｄ’１ 手続補正書 ５９．８．　　ｉ 昭和　　年　　月　　日 特許庁長官　殿 １、事件の表示　　昭和５８年　特許　願第０８３０８
７号２、発明の名称　　半導体装置の装造方法３、補正
をする者 事件との関係　　　　　　　出　願　人東京都港区芝五
丁目３３番１号 （４２３）　　　日本電気株式会社 代表者　関本忠弘 ４、代理人 ５、補正の対象 図面 ６、補正の内容 本願添付図面の第４図の（ｃ）およびｆｄｌを別紙図面
のように補正する。 享　４　　図

Claims (1)

【特許請求の範囲】
1. 第１導ｉＩ型の単結晶／リコン基板表面に、島状の第２
   碑寛型ウエル領域と／リコン基板領域並びにそれらを分
   離する厚い絶縁膜のフィールド領域を形成したのち、フ
   ィールド領域以外のンリコン表面にゲート絶縁膜を被着
   し俊にポリシリコンとシリコン基板どの間のダイレクト
   コンタクトを形成する領域であるウェル領域の一部とシ
   リコン基板領域の一部のゲート絶縁膜に開口を設けたの
   ち、ポリシリコン膜を被着し、檄にｎチャ？・ルＭ　Ｉ
   　ＳＩ”ＥＴ　　を形成すべき領域上の当該ポリシリコ
   ン膜にはｎ壓不縄物をドープし、後にｐチャオルム（工
   ＳＦ　ＥＴ　ｋ、　ｊ’ｅ成すべき領域上の尚該ポリシ
   リコン膜にはｐ型不純物をドープし、ゲート電極、衆子
   間配線として成形し、次いで当該ポリシリコンパターン
   をマスクとして該ポリシリコンで被われた以外のシリコ
   ン表面上に残るゲート絶縁膜を除去し、次いで高融点金
   属薄膜を被着したのち、後にＮチャネルＭＩＳＦＥＴ　
   を形成する領域にはｎｕ不純物をあるいはシリコン結晶
   内で電気的に不活性なイオンとｎｊｉ不純物とを重ねて
   注入し、またＰチャネルＭ１８ＦＦ、Ｔ　を形成する領
   域にはｐｍ不純物をあるいはシリコン結晶内で電気的に
   不活性なイオンとｐ型不純物とを重ねて注入して、前記
   高融点金属膜とそれに接する単結晶あるいは多結晶シリ
   コンとの界面を混合し、次いで非酸化性ガス中で４００
   〜６００°Ｃの熱処理を行ない、前記混合層を平滑、均
   質な高融点金属硅化物層となし、次いで未反応のまま残
   留した金属を除去しその後非還元性ガス中で８００℃以
   上の熱処理を加えることを井番＆トーなふ春特徴とする
   半導体装置の製造方法。