JPS59124754A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPS59124754A JPS59124754A JP58000111A JP11183A JPS59124754A JP S59124754 A JPS59124754 A JP S59124754A JP 58000111 A JP58000111 A JP 58000111A JP 11183 A JP11183 A JP 11183A JP S59124754 A JPS59124754 A JP S59124754A
- Authority
- JP
- Japan
- Prior art keywords
- input
- integrated circuit
- circuit device
- polysilicon
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
- H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
- H10D89/911—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using passive elements as protective elements
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体基、債回路装置に係り、特に（ＪＯ８溝
造を有する集積回路の入力保１像回路として有効な保時
抵抗を有する巣Ｐｊ１回路装置を提案するものである。
造を有する集積回路の入力保１像回路として有効な保時
抵抗を有する巣Ｐｊ１回路装置を提案するものである。
一般にＣＭＯ８構造金構造金集債回路にむいては、その
入力回路として、例えば第１図に示す如き回路が広く用
いられている。
入力回路として、例えば第１図に示す如き回路が広く用
いられている。
第１図において、１は入力端子、２は出力端子。
３け抵抗、４＆′ｉダイオード、５はＰチャンネル型Ｍ
ＯＳトランジスタ、６はＮチャンネル型ＭＯＳトランジ
スタ、８は宵１）端子、９は接地端子である。入力端子
１は通常は集積回路装置の入力パッドである。Ｐチャン
ネル型ＭＯ８）ランジスタ５及びＮチャンネル型ＭＯＳ
トランジスタ６はインバーター７全構成している。イン
バーター７の出力は出力端子２に接続され、出力端子２
けさらに集積回路装置の内部ゲートへ接続される。
ＯＳトランジスタ、６はＮチャンネル型ＭＯＳトランジ
スタ、８は宵１）端子、９は接地端子である。入力端子
１は通常は集積回路装置の入力パッドである。Ｐチャン
ネル型ＭＯ８）ランジスタ５及びＮチャンネル型ＭＯＳ
トランジスタ６はインバーター７全構成している。イン
バーター７の出力は出力端子２に接続され、出力端子２
けさらに集積回路装置の内部ゲートへ接続される。
抵抗３及びダイオード４は入力端子ＩＫ異常な入力、例
えば静電気などが印加された時、インバーター７の入力
ゲート？保護するための保護抵抗及び保護ダイオードで
ある。
えば静電気などが印加された時、インバーター７の入力
ゲート？保護するための保護抵抗及び保護ダイオードで
ある。
入力に印加された過大な電荷（又は電圧１ｊ入力の保護
抵抗を通じてダイオードによ、り放電され、ＭＯＳトラ
ンジスタのゲートに大きな電圧が加わりゲートが破壊さ
れるのを防いでいる。保護抵抗は入力に印加された電荷
により一定以上の電流がダイオードに流れ、ダイオード
が破壊に達るのを防止して１八る。
抵抗を通じてダイオードによ、り放電され、ＭＯＳトラ
ンジスタのゲートに大きな電圧が加わりゲートが破壊さ
れるのを防いでいる。保護抵抗は入力に印加された電荷
により一定以上の電流がダイオードに流れ、ダイオード
が破壊に達るのを防止して１八る。
前述のＭＯＳ ）ランジスタのゲート電極としては、ポ
リシリコンが良く使用されている。この場合においては
保護抵抗としてもポリシリコンがしばしば用いられる。
リシリコンが良く使用されている。この場合においては
保護抵抗としてもポリシリコンがしばしば用いられる。
入力に印加された電荷１／ｃよりダイオードに流れる電
流を一定以下に制限するため、実用的な抵抗値として１
にΩ程度のものが良く使用される。
流を一定以下に制限するため、実用的な抵抗値として１
にΩ程度のものが良く使用される。
いま、ポリシリコンの層抵抗として２０Ω／口、ポリシ
リコンの巾として１０μを使用すると、保護抵抗の長さ
は５００μとなる。これを入力の保護抵抗として直線状
に配置することは集積度の点で不利である。したがって
、通常は＠２図に示す如く折り曲げて配置されることが
多い。同図は保護抵抗としてのポリシリコン領域１０’
に示している。
リコンの巾として１０μを使用すると、保護抵抗の長さ
は５００μとなる。これを入力の保護抵抗として直線状
に配置することは集積度の点で不利である。したがって
、通常は＠２図に示す如く折り曲げて配置されることが
多い。同図は保護抵抗としてのポリシリコン領域１０’
に示している。
しかしながら、このような抵抗形状においてはコーナ一
部分の内側に電流が集中することは容易に理解できると
ころである。この電流の集中によりポリシリコンが部分
的に配置に達る手が良く起す、最終的にはオーブンにな
る事も有り得る。
部分の内側に電流が集中することは容易に理解できると
ころである。この電流の集中によりポリシリコンが部分
的に配置に達る手が良く起す、最終的にはオーブンにな
る事も有り得る。
本発明の目的は、前述の如きポリシリコンのコ−す一部
分における電流の集中を防止し、入力の保護回路として
有効な保護抵抗を有する集積回路装ｗ全提案せんとする
ものである。
分における電流の集中を防止し、入力の保護回路として
有効な保護抵抗を有する集積回路装ｗ全提案せんとする
ものである。
本発明の特徴は、曲折した入力保護抵抗を有する集積回
路装置において、前記入力保護抵抗のコーナ一部分の内
側の層抵抗を他の部分より高ぐした集積回路装置にある
。
路装置において、前記入力保護抵抗のコーナ一部分の内
側の層抵抗を他の部分より高ぐした集積回路装置にある
。
以下、図面を参照して本発明につき説明する。
第３図は本発明の一実施例を示す図である。ゲート電極
としてポリシリコンを用い−ｉｃＭＯ８ｍ造を有するＭ
ＯＳ）ランジスタの製造工程においては、ドレイン及び
ソースのおの卦のの領域はポリシリコンをパターンユン
グ後拡散又はイオン注入により形成される。このとき、
ポリシリコン領域も拡散又はイオン注入され、Ｐ型不純
物がドープされると層抵抗は高＜、Ｎ型不純物がドープ
されると層抵抗は低くなることが知られている。したが
って、ポリシリコンのコーナーの斜線で示した内側部分
にＰ型不純物をドープすることによ−リ、この部分の層
抵抗を他の部分より高くすることができる。
としてポリシリコンを用い−ｉｃＭＯ８ｍ造を有するＭ
ＯＳ）ランジスタの製造工程においては、ドレイン及び
ソースのおの卦のの領域はポリシリコンをパターンユン
グ後拡散又はイオン注入により形成される。このとき、
ポリシリコン領域も拡散又はイオン注入され、Ｐ型不純
物がドープされると層抵抗は高＜、Ｎ型不純物がドープ
されると層抵抗は低くなることが知られている。したが
って、ポリシリコンのコーナーの斜線で示した内側部分
にＰ型不純物をドープすることによ−リ、この部分の層
抵抗を他の部分より高くすることができる。
このＰ型不純物のドープはＰチャンネルＭＯＳトランジ
スタのドレイン、ソース領域の拡散又はイオン注入によ
り同時に行う事ができるため、製造工程の複雑化をきた
す事はない。
スタのドレイン、ソース領域の拡散又はイオン注入によ
り同時に行う事ができるため、製造工程の複雑化をきた
す事はない。
このように斜線で示した部分１１の層抵抗を他の部分よ
〕高くする事によりコーナ一部分の内側に電流が集中す
るのを防ぐ事ができる。
〕高くする事によりコーナ一部分の内側に電流が集中す
るのを防ぐ事ができる。
よって、本発明によればコーナ一部分の電流の集中を防
止した破壊されにくいポリシリコンによる入力保護抵抗
を実現できる。
止した破壊されにくいポリシリコンによる入力保護抵抗
を実現できる。
以上述べた如く、本発明によれば０ＭＯ８構造を有する
集積回路の入力保護抵抗として有効が保護抵抗を有する
集積回路装置を実現できる。
集積回路の入力保護抵抗として有効が保護抵抗を有する
集積回路装置を実現できる。
第１図は０ＭＯ８構造を有する集積回路の入力回路の一
例を示す回路図、第２図は従来技術による入力の保護抵
抗の形状の一例を示す部分平面図、第３図は本発明の実
施例にかかる入力の保護抵抗 ５− の−例を示す部分平面図である。 尚、図において、 １・・・・・・入力端子、２・・・・・・出力端子、３
・・・・・・抵抗、４・・・・・・ダイオード、５・・
・・・・Ｐチャンネル型ＭＯｓトランジスタ、６・・・
・・・Ｎチャンネル型ＭＯＳトランジスタ、７・・・・
・・インバータ、８・・・・・・電源端子、９・・・・
・・接地端子、１０・・・・・・ポリシリコン領域、１
１・・・・・・高層抵抗のポリシリコン領域である。 ６ − 苧１図 １０ 第２図 第３図
例を示す回路図、第２図は従来技術による入力の保護抵
抗の形状の一例を示す部分平面図、第３図は本発明の実
施例にかかる入力の保護抵抗 ５− の−例を示す部分平面図である。 尚、図において、 １・・・・・・入力端子、２・・・・・・出力端子、３
・・・・・・抵抗、４・・・・・・ダイオード、５・・
・・・・Ｐチャンネル型ＭＯｓトランジスタ、６・・・
・・・Ｎチャンネル型ＭＯＳトランジスタ、７・・・・
・・インバータ、８・・・・・・電源端子、９・・・・
・・接地端子、１０・・・・・・ポリシリコン領域、１
１・・・・・・高層抵抗のポリシリコン領域である。 ６ − 苧１図 １０ 第２図 第３図
Claims (1)
- 曲折した入力性ｄ墳抵抗ゲ有する集積回路装置Ｗにおい
て、前記人力保祷抵抗のコーナ一部分の内１１１１の層
抵抗ケ他の部分よりｔ″；＜シたこと全ＩＰ！ｊＲＬと
する集積回路、畏ば。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58000111A JPS59124754A (ja) | 1983-01-04 | 1983-01-04 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58000111A JPS59124754A (ja) | 1983-01-04 | 1983-01-04 | 集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59124754A true JPS59124754A (ja) | 1984-07-18 |
Family
ID=11464955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58000111A Pending JPS59124754A (ja) | 1983-01-04 | 1983-01-04 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59124754A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01149451A (ja) * | 1987-12-04 | 1989-06-12 | Rohm Co Ltd | Ｃｍｏｓの入力段ゲートの保護装置 |
| JP2005322793A (ja) * | 2004-05-10 | 2005-11-17 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
-
1983
- 1983-01-04 JP JP58000111A patent/JPS59124754A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01149451A (ja) * | 1987-12-04 | 1989-06-12 | Rohm Co Ltd | Ｃｍｏｓの入力段ゲートの保護装置 |
| JP2005322793A (ja) * | 2004-05-10 | 2005-11-17 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3320872B2 (ja) | Ｃｍｏｓ集積回路装置 | |
| JPS63244874A (ja) | 入力保護回路 | |
| JPS63137478A (ja) | 保護回路をもつ半導体装置の製造方法 | |
| JP3283736B2 (ja) | 半導体集積回路装置 | |
| JPH0410225B2 (ja) | ||
| JP2748938B2 (ja) | 半導体集積回路装置 | |
| JPS6233752B2 (ja) | ||
| JPH06244371A (ja) | 半導体装置 | |
| JPS63102366A (ja) | 半導体装置 | |
| JPH10191556A (ja) | 静電放電に対する保護用デバイス | |
| JPS6377155A (ja) | オ−プンドレイン出力回路 | |
| JPH07202009A (ja) | Ｃｍｏｓ構成の出力回路を有する半導体装置 | |
| JPS603585Y2 (ja) | コンプリメンタリーｍｏｓ半導体装置の保護装置 | |
| JPH0124939Y2 (ja) | ||
| JPH0888326A (ja) | 半導体装置の静電気保護構造 | |
| JPS6042629B2 (ja) | Ｍｏｓ集積回路の入出力保護回路 | |
| JPH0763075B2 (ja) | 半導体集積回路装置 | |
| JPH04105357A (ja) | 半導体集積回路 | |
| JP3351546B2 (ja) | 半導体装置 | |
| JP2948256B2 (ja) | 半導体記憶装置の製造方法 | |
| JPS6235663A (ja) | 半導体装置 | |
| JPH0691195B2 (ja) | 半導体集積回路装置 | |
| JPS6042627B2 (ja) | Ｍｏｓ集積回路の入出力保護回路 | |
| JPH0671199B2 (ja) | 半導体装置 | |
| JPS60120569A (ja) | 入力回路 |