JPH0124939Y2 - - Google Patents
Info
- Publication number
- JPH0124939Y2 JPH0124939Y2 JP1982178196U JP17819682U JPH0124939Y2 JP H0124939 Y2 JPH0124939 Y2 JP H0124939Y2 JP 1982178196 U JP1982178196 U JP 1982178196U JP 17819682 U JP17819682 U JP 17819682U JP H0124939 Y2 JPH0124939 Y2 JP H0124939Y2
- Authority
- JP
- Japan
- Prior art keywords
- region
- transistor
- base
- conductivity type
- zener diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【考案の詳細な説明】
(イ) 産業上の利用分野
本考案はダーリントントランジスタ、特に保護
用のツエナーダイオードを内蔵したダーリントン
トランジスタの改良に関する。
用のツエナーダイオードを内蔵したダーリントン
トランジスタの改良に関する。
(ロ) 従来技術
従来のダーリントントランジスタは第１図に示
す如く、共通コレクタ領域を形成するＮ型シリコ
ン半導体基板１と、基板１表面に設けられ第１の
トランジスタ１５を構成するＰ型の第１ベース領
域２およびN+型の第１エミツタ領域３と、基板
１表面に設けられた第２のトランジスタ１６を構
成するＰ型の第２ベース領域４およびN+型の第
２エミツタ領域５と、基板１表面に設けたＮ型高
濃度領域６と第１エミツタ領域３端から第１ベー
ス領域２を横切つて延在するP+型高濃度領域７
とで形成される第１ツエナーダイオード８と、同
様にＮ型高濃度領域６と第２エミツタ領域５から
第２ベース領域４を横切つて延在するP+型高濃
度領域７とで形成される第２のツエナーダイオー
ド９と、ペレツト周辺に設けたN+型のチヤンネ
ルストツプ領域１０と、第１ベース領域２にオー
ミツク接触するベース電極１１と、第１エミツタ
領域３および第２ベース領域４を接続する接続電
極１２と、第２エミツタ領域５にオーミツク接触
するエミツタ電極１３と、チヤンネルストツプ領
域１０に一端をオーミツク接触し内側に延在され
たシールド電極１４より構成されている。
す如く、共通コレクタ領域を形成するＮ型シリコ
ン半導体基板１と、基板１表面に設けられ第１の
トランジスタ１５を構成するＰ型の第１ベース領
域２およびN+型の第１エミツタ領域３と、基板
１表面に設けられた第２のトランジスタ１６を構
成するＰ型の第２ベース領域４およびN+型の第
２エミツタ領域５と、基板１表面に設けたＮ型高
濃度領域６と第１エミツタ領域３端から第１ベー
ス領域２を横切つて延在するP+型高濃度領域７
とで形成される第１ツエナーダイオード８と、同
様にＮ型高濃度領域６と第２エミツタ領域５から
第２ベース領域４を横切つて延在するP+型高濃
度領域７とで形成される第２のツエナーダイオー
ド９と、ペレツト周辺に設けたN+型のチヤンネ
ルストツプ領域１０と、第１ベース領域２にオー
ミツク接触するベース電極１１と、第１エミツタ
領域３および第２ベース領域４を接続する接続電
極１２と、第２エミツタ領域５にオーミツク接触
するエミツタ電極１３と、チヤンネルストツプ領
域１０に一端をオーミツク接触し内側に延在され
たシールド電極１４より構成されている。
斯上の構造を有するダーリントントランジスタ
は第２図に示す如く、ダーリントン接続した第１
トランジスタTr1と第２トランジスタTr2と、第
１および第２トランジスタTr1，Tr2のベースと
コレクタ間に接続された第１ツエナーダイオード
ZD1および第２ツエナーダイオードZD2より成る回
路構成となる。
は第２図に示す如く、ダーリントン接続した第１
トランジスタTr1と第２トランジスタTr2と、第
１および第２トランジスタTr1，Tr2のベースと
コレクタ間に接続された第１ツエナーダイオード
ZD1および第２ツエナーダイオードZD2より成る回
路構成となる。
斯上のダーリントントランジスタは第１および
第２ツエナーダイオード８，９が同一のツエナー
電圧に設定されるので、ダーリントントランジス
タはＬ負荷を接続した場合Ｌ負荷で発生する高電
圧が第１ツエナーダイオード８を介して前段のド
ライブ用MOS ICを破壊するおそれがあつた。
第２ツエナーダイオード８，９が同一のツエナー
電圧に設定されるので、ダーリントントランジス
タはＬ負荷を接続した場合Ｌ負荷で発生する高電
圧が第１ツエナーダイオード８を介して前段のド
ライブ用MOS ICを破壊するおそれがあつた。
そこで本考案は第２ツエナーダイオード９のツ
エナー電圧を第１ツエナーダイオード８より若干
低く設定し、Ｌ負荷で発生する高電圧を第２トラ
ンジスタ１６のベースに流す様にした。しかしな
がらこの構造でも高電圧を効率良く抜くものでは
ない。
エナー電圧を第１ツエナーダイオード８より若干
低く設定し、Ｌ負荷で発生する高電圧を第２トラ
ンジスタ１６のベースに流す様にした。しかしな
がらこの構造でも高電圧を効率良く抜くものでは
ない。
(ハ) 目的
本考案は斯点に鑑みてなされ、従来の欠点を完
全に除去したダーリントントランジスタを提供す
ることを目的とする。
全に除去したダーリントントランジスタを提供す
ることを目的とする。
(ニ) 構成
本考案によるダーリントントランジスタは第３
図の如く、共通コレクタ領域となる半導体基板２
１と、第１のトランジスタ３３を構成する第１ベ
ースおよびエミツタ領域２２，２３と、第２のト
ランジスタ３４を構成する第２ベースおよびエミ
ツタ領域２４，２５と、第１および第２のツエナ
ーダイオード２８，２９とを具備し、更に第３の
トランジスタ３５を構成する第３ベースおよびエ
ミツタ領域３０，３１と第３のツエナーダイオー
ド３２を設け、第３のトランジスタ３５を介して
高電圧を抜く様に構成されている。
図の如く、共通コレクタ領域となる半導体基板２
１と、第１のトランジスタ３３を構成する第１ベ
ースおよびエミツタ領域２２，２３と、第２のト
ランジスタ３４を構成する第２ベースおよびエミ
ツタ領域２４，２５と、第１および第２のツエナ
ーダイオード２８，２９とを具備し、更に第３の
トランジスタ３５を構成する第３ベースおよびエ
ミツタ領域３０，３１と第３のツエナーダイオー
ド３２を設け、第３のトランジスタ３５を介して
高電圧を抜く様に構成されている。
(ホ) 実施例
本考案に依るダーリントントランジスタは第３
図に示す如く、共通コレクタ領域３６となるＮ型
のシリコン半導体基板２１と、基板２１表面に二
重拡散で形成された第１のトランジスタ３３を構
成するＰ型の第１ベース領域２２およびN+型の
第１エミツタ領域２３と、第１のトランジスタ３
３に隣接して基板２１表面に二重拡散して設けた
第２のトランジスタ３４を構成するＰ型の第２ベ
ース領域２４およびN+型の第２エミツタ領域２
５と、基板２１表面に設けたＮ型不純物のイオン
注入により形成されたＮ型の高濃度領域２６と、
第１エミツタ領域２３端より基板２１表面を延在
され第１ベース領域２２を横切つてＮ型の高濃度
領域２６に達するP+型の高濃度領域２７により
形成された第１のツエナーダイオード２８と、第
２エミツタ領域２５端より基板２１表面を延在さ
れ第２ベース領域２４を横切つてＮ型の高濃度領
域２６に達するP+型の高濃度領域２７により形
成された第２のツエナーダイオード２９と、第２
のトランジスタ３４に隣接して基板２１表面に二
重拡散して設けた第３のトランジスタ３５を構成
するＰ型の第３ベース領域３０およびN+型の第
３エミツタ領域３１と、第３エミツタ領域３１端
より基板２１表面を延在され第３ベース領域３０
を横切つてＮ型の高濃度領域２６に達するP+型
の高濃度領域２７により形成された第３のツエナ
ーダイオード３２と、ペレツト周辺に設けたエミ
ツタ拡散時に形成されるN+型のチヤンネルスト
ツプ領域３７と、第１ベース領域２２にオーミツ
ク接触する蒸着アルミニウムのベース電極３８
と、第１エミツタ領域２３および第２ベース領域
２４を接続する酸化膜３９上に延在された第１接
続電極４０と、第２エミツタ領域２５にオーミツ
ク接触するエミツタ電極４１と、第３エミツタ領
域３１および第２ベース領域２４を接続する酸化
膜３９上に延在された第２接続電極４２と、チヤ
ンネルストツプ領域３７に一端をオーミツク接触
し酸化膜３９上を内側に延在されたシールド電極
４３より構成されている。
図に示す如く、共通コレクタ領域３６となるＮ型
のシリコン半導体基板２１と、基板２１表面に二
重拡散で形成された第１のトランジスタ３３を構
成するＰ型の第１ベース領域２２およびN+型の
第１エミツタ領域２３と、第１のトランジスタ３
３に隣接して基板２１表面に二重拡散して設けた
第２のトランジスタ３４を構成するＰ型の第２ベ
ース領域２４およびN+型の第２エミツタ領域２
５と、基板２１表面に設けたＮ型不純物のイオン
注入により形成されたＮ型の高濃度領域２６と、
第１エミツタ領域２３端より基板２１表面を延在
され第１ベース領域２２を横切つてＮ型の高濃度
領域２６に達するP+型の高濃度領域２７により
形成された第１のツエナーダイオード２８と、第
２エミツタ領域２５端より基板２１表面を延在さ
れ第２ベース領域２４を横切つてＮ型の高濃度領
域２６に達するP+型の高濃度領域２７により形
成された第２のツエナーダイオード２９と、第２
のトランジスタ３４に隣接して基板２１表面に二
重拡散して設けた第３のトランジスタ３５を構成
するＰ型の第３ベース領域３０およびN+型の第
３エミツタ領域３１と、第３エミツタ領域３１端
より基板２１表面を延在され第３ベース領域３０
を横切つてＮ型の高濃度領域２６に達するP+型
の高濃度領域２７により形成された第３のツエナ
ーダイオード３２と、ペレツト周辺に設けたエミ
ツタ拡散時に形成されるN+型のチヤンネルスト
ツプ領域３７と、第１ベース領域２２にオーミツ
ク接触する蒸着アルミニウムのベース電極３８
と、第１エミツタ領域２３および第２ベース領域
２４を接続する酸化膜３９上に延在された第１接
続電極４０と、第２エミツタ領域２５にオーミツ
ク接触するエミツタ電極４１と、第３エミツタ領
域３１および第２ベース領域２４を接続する酸化
膜３９上に延在された第２接続電極４２と、チヤ
ンネルストツプ領域３７に一端をオーミツク接触
し酸化膜３９上を内側に延在されたシールド電極
４３より構成されている。
本考案の特徴は第３のトランジスタ３５および
第３のツエナーダイオード３２を設けた点にあ
る。第３のトランジスタ３５の第３エミツタ領域
３１は第２接続電極４２によりダーリントントラ
ンジスタの後段を構成する第２のトランジスタ３
４の第２ベース領域２４に接続し、第３のツエナ
ーダイオード３２はベースコレクタ間に形成され
る。第３のツエナーダイオード３２のツエナー電
圧はP+型の高濃度領域２７のＮ型の高濃度領域
２６への突出巾を他の第１および第２のツエナー
ダイオード２８，２９より大きくしてツエナー電
圧を５〜10V程度低く設定する。
第３のツエナーダイオード３２を設けた点にあ
る。第３のトランジスタ３５の第３エミツタ領域
３１は第２接続電極４２によりダーリントントラ
ンジスタの後段を構成する第２のトランジスタ３
４の第２ベース領域２４に接続し、第３のツエナ
ーダイオード３２はベースコレクタ間に形成され
る。第３のツエナーダイオード３２のツエナー電
圧はP+型の高濃度領域２７のＮ型の高濃度領域
２６への突出巾を他の第１および第２のツエナー
ダイオード２８，２９より大きくしてツエナー電
圧を５〜10V程度低く設定する。
斯上の構造に依れば、第３トランジスタ３５は
第４図に示す等価回路図の如く第１トランジスタ
３３と並列に第２トランジスタ３４のコレクタベ
ース間に挿入され、ベースは第３のツエナーダイ
オード３２を介してコレクタに接続される。
第４図に示す等価回路図の如く第１トランジスタ
３３と並列に第２トランジスタ３４のコレクタベ
ース間に挿入され、ベースは第３のツエナーダイ
オード３２を介してコレクタに接続される。
本考案のダーリントントランジスタは通常の動
作時には第３のトランジスタ３５はフローテイン
グ状態にあり、第１のトランジスタ３３がOFF
して高電圧がコレクタに加わると第３のツエナー
ダイオード３２を介して第３トランジスタ３５の
ベース電位が持ち上げられてONし、高電圧は第
３のツエナーダイオード３２を介してダーリント
ン接続された第２および第３のトランジスタ３
４，３５により効率よく抜かれる。
作時には第３のトランジスタ３５はフローテイン
グ状態にあり、第１のトランジスタ３３がOFF
して高電圧がコレクタに加わると第３のツエナー
ダイオード３２を介して第３トランジスタ３５の
ベース電位が持ち上げられてONし、高電圧は第
３のツエナーダイオード３２を介してダーリント
ン接続された第２および第３のトランジスタ３
４，３５により効率よく抜かれる。
(ヘ) 効果
本考案によれば第３のトランジスタ３５および
第３のツエナーダイオード３２によりＬ負荷によ
り発生する高電圧を効率よく抜くことができるの
で、前段のドライブ用MOS ICを確実に保護でき
る。また300〜350V程度の高耐圧ダーリントント
ランジスタに用いると出力の発振防止にも役立
つ。
第３のツエナーダイオード３２によりＬ負荷によ
り発生する高電圧を効率よく抜くことができるの
で、前段のドライブ用MOS ICを確実に保護でき
る。また300〜350V程度の高耐圧ダーリントント
ランジスタに用いると出力の発振防止にも役立
つ。
第１図は従来例を説明する断面図、第２図はそ
の等価回路図、第３図は本考案を説明する断面
図、第４図はその等価回路図である。 主な図番の説明 ２１は半導体基板、３３は第１のトランジス
タ、３４は第２のトランジスタ、３５は第３のト
ランジスタ、２８は第１のツエナーダイオード、
２９は第２のツエナーダイオード、３２は第３の
ツエナーダイオードである。
の等価回路図、第３図は本考案を説明する断面
図、第４図はその等価回路図である。 主な図番の説明 ２１は半導体基板、３３は第１のトランジス
タ、３４は第２のトランジスタ、３５は第３のト
ランジスタ、２８は第１のツエナーダイオード、
２９は第２のツエナーダイオード、３２は第３の
ツエナーダイオードである。
Claims (1)
- 共通コレクタ領域となる一導電型の半導体基板
と第１のトランジスタを構成する前記基板表面に
設けられた逆導電型の第１ベースおよび一導電型
のエミツタ領域と第２のトランジスタを構成する
前記基板表面に設けられた逆導電型の第２ベース
および一導電型のエミツタ領域と少くとも前記第
１および第２ベース領域表面に設けた逆導電型の
高濃度領域と前記共通コレクタ領域とで形成され
る第１および第２のツエナーダイオードとを具備
するダーリントントランジスタに於いて、前記基
板表面に第３のトランジスタを構成する逆導電型
の第３ベースおよび一導電型のエミツタ領域を設
け、少くとも該第３ベース領域表面に設けた逆導
電型の高濃度領域と前記共通コレクタ領域とで形
成される第３のツエナーダイオードを設け、前記
第３のトランジスタの第３エミツタ領域と前記第
２のトランジスタの第２ベース領域に接続するこ
とを特徴とするダーリントントランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1982178196U JPS5981046U (ja) | 1982-11-24 | 1982-11-24 | ダ−リントントランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1982178196U JPS5981046U (ja) | 1982-11-24 | 1982-11-24 | ダ−リントントランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5981046U JPS5981046U (ja) | 1984-05-31 |
| JPH0124939Y2 true JPH0124939Y2 (ja) | 1989-07-27 |
Family
ID=30386946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1982178196U Granted JPS5981046U (ja) | 1982-11-24 | 1982-11-24 | ダ−リントントランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5981046U (ja) |
-
1982
- 1982-11-24 JP JP1982178196U patent/JPS5981046U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5981046U (ja) | 1984-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02126669A (ja) | 複合ｍｏｓトランジスタと自由輪ダイオード | |
| JPH0324791B2 (ja) | ||
| JPH0793383B2 (ja) | 半導体装置 | |
| JPH04280670A (ja) | スイッチ回路およびゲート電圧クランプ型半導体装置 | |
| JPS6042630B2 (ja) | 半導体装置 | |
| JPH0414929Y2 (ja) | ||
| JPH0342680Y2 (ja) | ||
| JPS625346B2 (ja) | ||
| JPS59181044A (ja) | 入力保護回路 | |
| JPS58173A (ja) | 半導体スイツチの製造方法 | |
| JPS5819137B2 (ja) | 相補型ｍｏｓトランジスタ | |
| JPS60254651A (ja) | Ｃｍｏｓ回路の入力保護回路 | |
| JP2542533Y2 (ja) | サージ吸収回路 | |
| JPS59124754A (ja) | 集積回路装置 | |
| JP2768842B2 (ja) | 半導体レーザ | |
| JPH0471274A (ja) | 半導体集積回路 | |
| JPH04330773A (ja) | 半導体装置 | |
| JPH0410228B2 (ja) | ||
| JPS6141247Y2 (ja) | ||
| JPH0110938Y2 (ja) | ||
| JPH0440867B2 (ja) | ||
| JPS5812356A (ja) | 半導体装置 | |
| JPH0329325B2 (ja) | ||
| JPS60153157A (ja) | バイポ−ラ集積回路 | |
| JPH0348665B2 (ja) |