JPS59126320A - アナログ・デイジタル変換器 - Google Patents
アナログ・デイジタル変換器Info
- Publication number
- JPS59126320A JPS59126320A JP93583A JP93583A JPS59126320A JP S59126320 A JPS59126320 A JP S59126320A JP 93583 A JP93583 A JP 93583A JP 93583 A JP93583 A JP 93583A JP S59126320 A JPS59126320 A JP S59126320A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- analog
- signal
- digital
- calibration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はアナログ・ディジタル変換器にＨするものであ
る。
る。
従来より、雑音成分を含むアナログ信号を高精度かつ高
速度でディジタル信号に変換するアナログ・ディジタル
変換器として第１図に示すようなもの（例えば特公昭４
３−２０８４９ ）がある。同図において、雑音成分を
含むアナログ大刀を高速度アナログ・ディジタル変換器
ＡＭに与え、ここで雑音成分の影響を受けない振幅の不
変範囲をディジタル信号に変換する。この変換値を更に
ディジタル・アナログ変換器ＤＡでアナログ信号に変換
し、このアナログ値と前記アナログ入力信号との差を差
電圧検出器Ｂを介して得る。この差電圧を積分形アナロ
グ・ディジタル変換器ＡＤ２によって高精度にディジタ
ル信号に変換する。このようにして得た高速度アナログ
・ディジタル変換器の出力（上位桁の値）と積分形アナ
ログ・ディジタル変換器の出力（下位桁の値）とを合成
してアナログ入力に対応した一連のディジタル信号を得
る。
速度でディジタル信号に変換するアナログ・ディジタル
変換器として第１図に示すようなもの（例えば特公昭４
３−２０８４９ ）がある。同図において、雑音成分を
含むアナログ大刀を高速度アナログ・ディジタル変換器
ＡＭに与え、ここで雑音成分の影響を受けない振幅の不
変範囲をディジタル信号に変換する。この変換値を更に
ディジタル・アナログ変換器ＤＡでアナログ信号に変換
し、このアナログ値と前記アナログ入力信号との差を差
電圧検出器Ｂを介して得る。この差電圧を積分形アナロ
グ・ディジタル変換器ＡＤ２によって高精度にディジタ
ル信号に変換する。このようにして得た高速度アナログ
・ディジタル変換器の出力（上位桁の値）と積分形アナ
ログ・ディジタル変換器の出力（下位桁の値）とを合成
してアナログ入力に対応した一連のディジタル信号を得
る。
しかしながら、このようなアナログ・ディジタグ・ディ
ジタル変換器ＡＤ２をいくら高精度にしてもＤＡの精度
以上のアナログ・ディジタル変換はできないという欠点
がめった。
ジタル変換器ＡＤ２をいくら高精度にしてもＤＡの精度
以上のアナログ・ディジタル変換はできないという欠点
がめった。
本発明の目的は、このような欠点を解消するもので、基
本的な動作シーケンスは従来のものと同様でろりながら
もディジタル・アナログ変換器に依存しない高精度のア
ナログ・ディジタル変換を行う高速のアナログ・ディジ
タル変換器を提供することにある〇 以下図面を用いて本発明の詳細な説明する。第２図は本
発明のアナログ・ディジタル変換器の一実施例を示す構
成図である。図において、ＳＷはアナログ入力信号Ｅｘ
、校正用の基準電圧としての零電圧Ｚｅｒｏとフルスケ
ール電圧Ｖｒｅｆを択一的に選択するスイッチ、ＡＤｌ
は精度はそれ程高くはないが高速に作動するアナログ・
ディジタル変換器（以下高速度ＡＤ変換器と略す）、Ｄ
ＡＩは高安定なディジタル・アナログ変換器（以下ＤＡ
変換器と略す）、ＣＯＮはコントローラ、ＳＵＢは減算
器、Ａはバッフ丁アンプ、ＡＤ２は精度はそれ程高くは
ないが高速に作動する積分形のアナログ・ディジタル変
換器、ＡＤ３は低速高精度の高直線性のアナログ・ディ
ジタル変換器（以下校正用のＡＤ変換器と略す）全それ
ぞれ示す。
本的な動作シーケンスは従来のものと同様でろりながら
もディジタル・アナログ変換器に依存しない高精度のア
ナログ・ディジタル変換を行う高速のアナログ・ディジ
タル変換器を提供することにある〇 以下図面を用いて本発明の詳細な説明する。第２図は本
発明のアナログ・ディジタル変換器の一実施例を示す構
成図である。図において、ＳＷはアナログ入力信号Ｅｘ
、校正用の基準電圧としての零電圧Ｚｅｒｏとフルスケ
ール電圧Ｖｒｅｆを択一的に選択するスイッチ、ＡＤｌ
は精度はそれ程高くはないが高速に作動するアナログ・
ディジタル変換器（以下高速度ＡＤ変換器と略す）、Ｄ
ＡＩは高安定なディジタル・アナログ変換器（以下ＤＡ
変換器と略す）、ＣＯＮはコントローラ、ＳＵＢは減算
器、Ａはバッフ丁アンプ、ＡＤ２は精度はそれ程高くは
ないが高速に作動する積分形のアナログ・ディジタル変
換器、ＡＤ３は低速高精度の高直線性のアナログ・ディ
ジタル変換器（以下校正用のＡＤ変換器と略す）全それ
ぞれ示す。
コントローラＣＯＮは、各部に必要な制御信号を与える
と共に適宜に各部からデータを読取り又ＤＡにデータを
与えることができるようになっている。
と共に適宜に各部からデータを読取り又ＤＡにデータを
与えることができるようになっている。
次に、更に詳しい構成をその動作と共に説明する。本発
明においては、校正シーケンスをとった後従来とほぼ同
様のＡＤ変換シーケンスをとる。
明においては、校正シーケンスをとった後従来とほぼ同
様のＡＤ変換シーケンスをとる。
従来とほぼ同様のＡＤ変換シーケンスとは次のと（３）
お如でおる。
■ アナログ入力信号Ｅｘｉ高速のＡＤＩにてＡＤ変換
し、ラフデータを得る。
し、ラフデータを得る。
■ このデータを高安定のＤＡ変換器でアナログ変換し
、減算器ＳＵＢに導いて入力信号Ｅｘから減算し一定分
解能のオフセットの減算を行う。
、減算器ＳＵＢに導いて入力信号Ｅｘから減算し一定分
解能のオフセットの減算を行う。
■ 減算器ＳＵＢの出力（差分）を低速高精度のＡＤ変
換器ＡＤ３にてディジタル変換する。
換器ＡＤ３にてディジタル変換する。
■ コントローラＣＯＮにおいて、ＡＤ３の出力からＤ
Ａの入力換算値を求め、この値とＡＤｌの出力とを合成
してアナログ人力Ｅｘに対応した一連のディジタル信号
を得る。
Ａの入力換算値を求め、この値とＡＤｌの出力とを合成
してアナログ人力Ｅｘに対応した一連のディジタル信号
を得る。
次に本発明の特徴とする校正シーケンスについて説明す
る。ここにおける校正とは基準人力Ｖｒｅｆと高直線性
ＡＤ２ ’に用いて高安定ＤＡの絶対較正を行うものも
のでちる。
る。ここにおける校正とは基準人力Ｖｒｅｆと高直線性
ＡＤ２ ’に用いて高安定ＤＡの絶対較正を行うものも
のでちる。
■ スイッチ５ｗｆｔ切換えて基準電圧Ｚｅｒｏ ｋ入
力すると共にコントローラＣＯＮよシＤＡに零を入力し
、このときの減算器ＳＵＢの出力をＡＤ２で測定する（
測定値をＤ２とする）。
力すると共にコントローラＣＯＮよシＤＡに零を入力し
、このときの減算器ＳＵＢの出力をＡＤ２で測定する（
測定値をＤ２とする）。
（４）
ＯＳＷを切換えＶｒｅｆを選択し、かつＤＡには同様に
零入力を与え、同じ（ＳＵＢの出力をＡＤ２で読む（測
定値をＤｒｅｆとする）。
零入力を与え、同じ（ＳＵＢの出力をＡＤ２で読む（測
定値をＤｒｅｆとする）。
Ｏ再びＳＷを切換えてＺｅｒｏ電圧を選択しておき、コ
ントローラＣＯＮよりＤＡに０からフルスケールまでの
総べての入力値を順次に与え、ＳＵＢの出力を順次ＡＤ
２で測定する（測定値をＤｎ（１ｘＱ〜フルスケール）
とする）。
ントローラＣＯＮよりＤＡに０からフルスケールまでの
総べての入力値を順次に与え、ＳＵＢの出力を順次ＡＤ
２で測定する（測定値をＤｎ（１ｘＱ〜フルスケール）
とする）。
■ コントローラＣＯＮは次式によりＤＡの各出力の入
力換算値ＩＮｎを求めて記憶しておく。
力換算値ＩＮｎを求めて記憶しておく。
このようにしてＤＡｋ絶対校正しておき、前述のアナロ
グ入力変換の際の■のステップにおいて、ＡＤ３で得ら
れた値（Ｄｎに相当）から対応のＩＮｎを知り、このＩ
ＮｎとＡＤｌの出力値を合成することにより入力をディ
ジタル変換した値を得ることができる。
グ入力変換の際の■のステップにおいて、ＡＤ３で得ら
れた値（Ｄｎに相当）から対応のＩＮｎを知り、このＩ
ＮｎとＡＤｌの出力値を合成することにより入力をディ
ジタル変換した値を得ることができる。
従って、ＤＡ自体は校正と実測定の期間中のみ安定であ
ればその直線性やオフセット分などには全く関係なく、
基準電圧ＶｒｅｆとＺｅｒｏ及びＡＤ２の精度さえ高確
度であれば、アナログ入力Ｅｘｔ高精度にディジタル変
換することができる。
ればその直線性やオフセット分などには全く関係なく、
基準電圧ＶｒｅｆとＺｅｒｏ及びＡＤ２の精度さえ高確
度であれば、アナログ入力Ｅｘｔ高精度にディジタル変
換することができる。
なお、 ＤＡの校正は全ビットの組合せについて行う必
要はなく、ラダー抵抗方式によるＤＡの場合などでビッ
ト重みがそれぞｈ独立なものの場合には、各ビットにつ
いてのみ校正しておくだけでよい。
要はなく、ラダー抵抗方式によるＤＡの場合などでビッ
ト重みがそれぞｈ独立なものの場合には、各ビットにつ
いてのみ校正しておくだけでよい。
また、ＤＡの出力は任意に設定できることから、ＤＡ段
設定極性を反転させることにより、減算器ではなく加算
器とすることもできる。
設定極性を反転させることにより、減算器ではなく加算
器とすることもできる。
以上説明したように、本発明によれば、安価な１）Ａを
使用してもＤＡを校正することによシ高精度の変換を高
速に立なうことができ、実用に供してその効果は大きい
。
使用してもＤＡを校正することによシ高精度の変換を高
速に立なうことができ、実用に供してその効果は大きい
。
また、基準電圧の値のみトレーサプルであれば全体のＡ
Ｄ変換の値をトレーサプルとすることができるという効
果もある。
Ｄ変換の値をトレーサプルとすることができるという効
果もある。
第１図は従来のアナログ・ディジタル変換器の一例を示
す図、第２図は本発明に係るアナログ・ディジタル変換
器の一実施例を示す構成図である。 ＡＭ、 ＡＤ２・・・高速度ＡＤ変換器、ＡＤ３・・・
校正用のＡＤ変換ｉ５、ＤＡ・・・ディジタル・アナロ
グ変換器、 ＣＯＮ・・・コントーラ、ＳＵＢ・・・
減算器、Ａ・・・アンプ。
す図、第２図は本発明に係るアナログ・ディジタル変換
器の一実施例を示す構成図である。 ＡＭ、 ＡＤ２・・・高速度ＡＤ変換器、ＡＤ３・・・
校正用のＡＤ変換ｉ５、ＤＡ・・・ディジタル・アナロ
グ変換器、 ＣＯＮ・・・コントーラ、ＳＵＢ・・・
減算器、Ａ・・・アンプ。
Claims (1)
- 【特許請求の範囲】 アナログ入力信号を高速度ＡＤ変換器でディジタル信号
に変換し、該信号の上位ビットのみｆ：ＤＡ変換器にて
アナログ信号に変換してこの信号と前記アナログ信号と
の差をディジタル変換し、このディジタル信号と前記高
速度ＡＤ変換器が出力するディジタル信号の上位ビット
とを合成して前記アナログ人力信号のディジタル変換値
を得るアナログ・ディジタル変換器において、アナログ
入力信号又は基準電圧としての零又はフルスケール醒圧
の中のいずれか一つを選択するスイッチと、前記差信号
を高精度にディジタル変換する低速度ではめるが高精度
な校正用のＡＤ変換器と、前記スイッチ及の びＤＡ変換器の入力を制御すると共に前記校正舵変換器
の出力を読み取って所定の演算を行ない、該演算結果を
記憶しておくことのできるコントローラを具備し、前記
スイッチによυ基準電圧を選択すると共にＤＡ変換器の
入力はコントローラより供給し、このときの差信号を校
正用のＡＤ変換器で読み取ることによ如ＤＡ変換器の絶
対較正を行い、実変換時にはこの絶対校正値を用いて実
変換データ全補正するようにしたことを特徴とするアナ
ログ・ディジタル変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP93583A JPS59126320A (ja) | 1983-01-07 | 1983-01-07 | アナログ・デイジタル変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP93583A JPS59126320A (ja) | 1983-01-07 | 1983-01-07 | アナログ・デイジタル変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59126320A true JPS59126320A (ja) | 1984-07-20 |
Family
ID=11487528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP93583A Pending JPS59126320A (ja) | 1983-01-07 | 1983-01-07 | アナログ・デイジタル変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59126320A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0583134A (ja) * | 1990-06-04 | 1993-04-02 | General Electric Co <Ge> | デイジタル誤差補正サブレンジング・アナログ−デイジタル変換器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55100742A (en) * | 1979-01-29 | 1980-07-31 | Advantest Corp | Analog-to-digital converter |
-
1983
- 1983-01-07 JP JP93583A patent/JPS59126320A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55100742A (en) * | 1979-01-29 | 1980-07-31 | Advantest Corp | Analog-to-digital converter |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0583134A (ja) * | 1990-06-04 | 1993-04-02 | General Electric Co <Ge> | デイジタル誤差補正サブレンジング・アナログ−デイジタル変換器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4903023A (en) | Subranging analog-to-digital converter with digital error correction | |
| KR0157122B1 (ko) | 디지탈 보상형 아날로그 디지탈 변환기 | |
| US4896155A (en) | Method and apparatus for self-calibration of subranging A/D converter | |
| US4315254A (en) | Self-compensating A-D converter | |
| US4835535A (en) | Digital-to-analog converting apparatus equipped with calibrating function | |
| GB2184620A (en) | Calibrating analog-to-digital conversion apparatus | |
| US5861828A (en) | Apparatus and method for monotonic digital calibration of a pipeline analog-to-digital converter | |
| JPS5873231A (ja) | Ａｄ変換装置 | |
| US8018370B2 (en) | Time-multiplexed residue amplifier | |
| US5606515A (en) | Sensor conditioning circuitry for use with electrically excited transducers | |
| JPS59126320A (ja) | アナログ・デイジタル変換器 | |
| US7042373B2 (en) | Error measuring method for digitally self-calibrating pipeline ADC and apparatus thereof | |
| JPS5912619A (ja) | アナログ・デイジタル変換器の自動補正方法 | |
| JPH03179919A (ja) | アナログディジタル変換装置 | |
| JPH0197019A (ja) | Ａ−ｄ変換器 | |
| JPS58172560A (ja) | Ｄ／ａコンバ−タの直線性測定方法 | |
| JPH0526372B2 (ja) | ||
| JPS60169227A (ja) | 自動レンジ切換アナログ−デジタル変換器 | |
| JPS61171226A (ja) | アナログ・デジタル変換装置 | |
| KR19990016226A (ko) | 아날로그/디지털 변환기를 포함한 다단구조의 프로그래머블이득 제어 증폭장치 및 그에 따른 이득 오차 보정방법 | |
| JPH06204869A (ja) | サブレンジアナログ／デジタル変換装置 | |
| JPS60185429A (ja) | Ｄａ変換器における直線性誤差補正回路 | |
| JPH0388504A (ja) | 任意波形発生器 | |
| SU1744468A1 (ru) | Устройство дл коррекции сигналов | |
| JPS61274515A (ja) | Ａ−ｄ変換器 |