JPS59130451A - リ−ドフレ−ム - Google Patents

リ−ドフレ−ム

Info

Publication number
JPS59130451A
JPS59130451A JP58216183A JP21618383A JPS59130451A JP S59130451 A JPS59130451 A JP S59130451A JP 58216183 A JP58216183 A JP 58216183A JP 21618383 A JP21618383 A JP 21618383A JP S59130451 A JPS59130451 A JP S59130451A
Authority
JP
Japan
Prior art keywords
resin
lead
semiconductor element
dam
electrode lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58216183A
Other languages
English (en)
Other versions
JPS617747B2 (ja
Inventor
Kunihiro Tsubosaki
邦宏 坪崎
Kunihiko Nishi
邦彦 西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58216183A priority Critical patent/JPS59130451A/ja
Publication of JPS59130451A publication Critical patent/JPS59130451A/ja
Publication of JPS617747B2 publication Critical patent/JPS617747B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • H10W70/421Shapes or dispositions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/0198Manufacture or treatment batch processes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07541Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07551Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、電子素子の樹脂封止方法に用いるリードフレ
ームに関するものである。
従来半導体素子の封止方法としては、金属容器又は、セ
ラミック容器等があるが、安価で、形成が容易な樹脂封
止による方法が多く採用されてきた。この樹脂封止によ
る方法では、第1図に示すようなリードフレームが用い
られる。このリードフレームは半導体素子を支持する支
持部5、外枠2、この外枠2に連結された電極引出し用
リード4、樹脂モールド時の、樹脂流出を防止するため
のダム3、及び各リード4及びダム3を支、持する外枠
1、からなる構造を有する。そして上記支持部に半導体
素子ペーレットを固着し、このペレット上の電極と、上
記リードとを接続した状態で、樹脂封止される。
しかし、この方法では、以下のような問題が生じること
がわかった。すなわち、リードフレームの熱膨張係数α
1とレジンの熱膨張係数α2とが異なる(α2〉α1 
)ために樹脂モールド後の冷却時、レジンとリードフレ
ーム間に応力が加わることによって”すき間”が生じ、
そこから水分等が侵入して、耐湿性が劣化するというこ
とである。
さらに詳述すると、樹脂モールド時フレームは約170
Cに加熱されるためリード及び外枠は、1α当り△T×
α(△T=170t:’−室温)だけ伸ばされ、この状
態で樹脂がモールドされる。上記リードの材料として、
コバールや銅及びリン青銅が、封止用樹脂としては、エ
ポキシ樹脂シリコン樹脂等を用いることができるその時
、樹脂がリードに固着し、又リードの熱膨張係数α1、
(コバールの場合4.9 X 10−’ /l:l’ 
)はレジンの熱膨張係数α2(エポキシ樹脂の場合20
〜4ox1o−Vc)より小さいためモールド後室温ま
で冷却された時、リードには、単位長さ当り△T(α2
−α、)だけ余分に収縮させようとする力が働(、しか
し、各リードは外枠に接続しているため、リードとレジ
ン間でお互いに引張り合う力が生じる。つまり、リード
はレジンによる収縮力にさからおうとする。
その結果リードとレジンの間に部分的なし・ガkが起き
レジンとリード間にすき間が生じるのである。
本発明は上述したような従来の欠点を解消するために考
えられたものでありその目的は、耐湿性の向上した、改
良した樹脂封止方法を提供することである。
上記の目的を達成する本発明の基本的な構成は電極引出
し用リード及び半導体素子支持部(タブ)を外枠には連
結せずダム部のみで支持する構造のリードフレームを用
意し、これに半導体素子を固着して、電極引出し用リー
ドと半導体素子とを電気的に接続し樹脂封止することを
特徴とするものである。
以下本発明を実−流側にそりて具体的に説明する。
第2図は、本発明によるリードフレームの構造を示すも
のである。1は外枠(フレーム)で、その幅は約3.0
mm、その間隔は約19から20mrnである。2は、
外枠1を支持するための別の外枠で。
その幅は、約1.0闘間隔は、約19市。3は、レジン
流れ防止のための枠(通常ダムと呼ぶ)、幅は約n、4
闘、間隔は約8.071111.4は、電極引出し用リ
ードで幅は、約0.4から0.5闘、5は、半導体支持
部(タブ)で、たて、よこそれぞれ約2.0朋程度であ
る。
次に上記リードフレームを用いて、半導体素子−を組み
立てる場合を、第3図を参照して説明する。
第3図aに示すように一枚の金属板(コバール、銅ある
いは燐青銅)を打抜き半導体素子の支持部5、電極引出
し用リード4、ダム部3.外枠1゜2を持ったリードフ
レームを用意する。この時本発明に従い、電極引出し用
リード4及び支持部5はダム部3のみで支持され外枠1
,2には連結されていない。次に第3図すに示すように
半導体素子ベレットを固着する。さらに第3図Cに示し
たように電極引出し用リード4と半導体素子の電極とを
ワイヤボンディングし、約1700に加熱して、第3図
dのようにエポキシ樹脂又はシリコン樹脂等の熱硬化性
樹脂でモールドする。次に「ダム」を機械的に切断して
、(図示せず)上記電極引出し用リードと、半導体素子
支持部とを外部引出し用リードとして形成する。
本発明によると目的が達成できる理由として、樹脂モー
ルド後の冷却時熱膨張係数の違いによりリードがレジン
によって引っ張られてもリードは外枠に連結していない
ためレジンと共に収縮し、その力はダム部で緩和される
。つまりダムの湾曲によってリードに加えられる力が吸
収されるためレジンとリード間には「ノ・ガレ」は生じ
ない。
尚ダム部は、樹脂モールド後の冷却時、樹脂によってリ
ードに加えられる収縮力を吸収できる(収縮力によりダ
ム部が湾曲する)程度に細いものがよい。
上記した実施例のほかに1本発明は下記のような実施態
様をもつことができる。
(1)使用するリードフレームのダム端部の形状を第5
図aからeに示したような構造とする。
このような構造にすれば、リードに直角な方向の力も弱
められる。
(2)ダムを、第6図に示したように、外枠2に接続す
る。
本発明は、樹脂封止型半導体装置の樹脂封止方法全搬に
適用できる。
図面の説明 第1図は従来のリードフレーム構造を示すものである。
第2図は、本発明のリードフレームの構造を示ムを用い
て半導体素子を樹脂封止する方法を示す。
第4図は、本発明のリードフレームによって樹脂封止さ
れた、半導体素子の断面図を示す。
第5図(a)から(dl及び第6図は、本発明に従った
リードフレームのその他の実施態様を示す。
1・・・外枠、2・・・外枠、3・・・ダム、4・・・
電極引出し用リード、5・・・半導体素子支持部、6・
・・封止用樹脂。
第  1  図 第  3  図 第  3  図 第  3  図 第  3  図 (61) 第  5 図 (d)

Claims (1)

  1. 【特許請求の範囲】 1、はぼ平行に配列された2本の第1の外枠と、それを
    支持する複数の第2の外枠と、上記第2の外枠間に位置
    して素子の一表面を支持するための支持部を有するタブ
    リードと、一端が上記支持部に向かって放射状に伸び上
    記支持部、上記第1及び第2の外枠から離間している複
    数の電極引出し用リードと、上記電極引出し用リードを
    互いに連結すると共K、上記第1又は第2の外枠に連結
    されている連結部材とを有するリードフレーム。 2、連結部材の少なく共一端が屈曲して、第1又は第2
    の外枠と連結している特許請求の範囲第1項記載のリー
    ドフレーム。
JP58216183A 1983-11-18 1983-11-18 リ−ドフレ−ム Granted JPS59130451A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58216183A JPS59130451A (ja) 1983-11-18 1983-11-18 リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58216183A JPS59130451A (ja) 1983-11-18 1983-11-18 リ−ドフレ−ム

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP13833576A Division JPS5363979A (en) 1976-11-19 1976-11-19 Sealing method of semiconductor element and lead frame used for the same

Publications (2)

Publication Number Publication Date
JPS59130451A true JPS59130451A (ja) 1984-07-27
JPS617747B2 JPS617747B2 (ja) 1986-03-08

Family

ID=16684587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58216183A Granted JPS59130451A (ja) 1983-11-18 1983-11-18 リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS59130451A (ja)

Also Published As

Publication number Publication date
JPS617747B2 (ja) 1986-03-08

Similar Documents

Publication Publication Date Title
US5053852A (en) Molded hybrid IC package and lead frame therefore
JPS63148670A (ja) リ−ドフレ−ム材
JPH04280664A (ja) 半導体装置用リードフレーム
JPS59130451A (ja) リ−ドフレ−ム
JPS6124261A (ja) リ−ドフレ−ム
JPS6223097Y2 (ja)
JPS6217381B2 (ja)
JP3134445B2 (ja) 樹脂封止型半導体装置
JPS60210845A (ja) 樹脂封止型半導体装置
JPS6352451A (ja) レジン封止型半導体装置
JPS61194755A (ja) 半導体装置
JPH04139864A (ja) 半導体装置
JPS61198658A (ja) 樹脂封止型半導体装置
JPS6242388B2 (ja)
JPH05243478A (ja) 樹脂封止形半導体装置用リードフレーム
JPH0613527A (ja) リードフレーム形状
JP2923043B2 (ja) 樹脂封止型半導体装置
JPS60111449A (ja) 半導体装置
JP3251436B2 (ja) リードフレーム、半導体装置及び半導体装置の製造方法
JPS6057654A (ja) 樹脂封止形半導体装置
JPH05291473A (ja) 樹脂封止型半導体装置およびそれに用いるリードフレーム
JPS6223142A (ja) リ−ドフレ−ム
JPH05218271A (ja) Icパッケージ
JPS6014509B2 (ja) 半導体装置
JPS5827349A (ja) 半導体装置