JPS59132124A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS59132124A JPS59132124A JP58007018A JP701883A JPS59132124A JP S59132124 A JPS59132124 A JP S59132124A JP 58007018 A JP58007018 A JP 58007018A JP 701883 A JP701883 A JP 701883A JP S59132124 A JPS59132124 A JP S59132124A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resist
- electron beam
- insulating layer
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/093—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antistatic means, e.g. for charge depletion
Landscapes
- Engineering & Computer Science (AREA)
- Architecture (AREA)
- Structural Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electron Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、半導体装置の製造方法、特に電子線による
直接描画（露光ともいう）によって絶縁層上に微細パタ
ーンを形成する際に生じる帯電を防止するようにしたパ
ターン形成法に関するものである。
直接描画（露光ともいう）によって絶縁層上に微細パタ
ーンを形成する際に生じる帯電を防止するようにしたパ
ターン形成法に関するものである。
従来、電子線で直接描画する際の帯電防止法と ′して
は第１図に示すものがある。第１図（ａ）乃至（ｆ）に
おいて、（１）はシリコンなどからなる半導体基板、（
２）はこの半導体基板（１）内に形成された不純物拡散
層、（３）は酸化シリコンなどの絶縁層、（４）は電子
線用レジストである。また、（５）は図示しない通常の
電子線描画装置にて所定のパターンを描くように放射さ
れる電子線、（６）は現像によってパターニングされた
レジスト（４）の開口部、σ）は前記開口部（６）を通
してエツチングされた絶縁層（３）の開口部、（８）は
アルミニウムなどの配線層である。
は第１図に示すものがある。第１図（ａ）乃至（ｆ）に
おいて、（１）はシリコンなどからなる半導体基板、（
２）はこの半導体基板（１）内に形成された不純物拡散
層、（３）は酸化シリコンなどの絶縁層、（４）は電子
線用レジストである。また、（５）は図示しない通常の
電子線描画装置にて所定のパターンを描くように放射さ
れる電子線、（６）は現像によってパターニングされた
レジスト（４）の開口部、σ）は前記開口部（６）を通
してエツチングされた絶縁層（３）の開口部、（８）は
アルミニウムなどの配線層である。
ここで、従来法の手順について第１図を参照して説明す
る。まず、第１図（ａ）に示すように、パターン形成す
べき絶縁層（３）の上にレジメ）（４）ｔ−塗布した後
、第１図６）に示すように所定位置のレジスト（４）の
みに電子線（５）を照射して、その部分のレジスト（４
）を感光させる。このとき、照射する電子線（５）のエ
ネルギーは表面の帯電防止のため下地絶縁層（３）を透
過して下地半導体基板０）に達する程度に高くして、絶
縁層Ｇ）の電子線照射部分が電子線誘起電流を流し得る
ようにしておく必要がある。りぎに、第１図（ｃ）に示
すように、レジスト（４）を現像した後、この現像によ
って形成されたレジスト（４）の開口ｍ（６）を通して
下地絶縁層（３）をエツチングして開口部（７）全形成
し、しかる後上部のレジスト（４）をプラズマ灰化など
の手段で除去する（第１図（ｄ））。ついで、第１図（
ｅ）に示すように、全面にアルミニウム配線層（８）を
被覆した後、このアルミニウム配線層（８）を適当な写
真製版、エツチング技術で、 加工することによシ（第
１図（ｆ））、所定パターンのアルミニウム配線層（８
）が形成されている。
る。まず、第１図（ａ）に示すように、パターン形成す
べき絶縁層（３）の上にレジメ）（４）ｔ−塗布した後
、第１図６）に示すように所定位置のレジスト（４）の
みに電子線（５）を照射して、その部分のレジスト（４
）を感光させる。このとき、照射する電子線（５）のエ
ネルギーは表面の帯電防止のため下地絶縁層（３）を透
過して下地半導体基板０）に達する程度に高くして、絶
縁層Ｇ）の電子線照射部分が電子線誘起電流を流し得る
ようにしておく必要がある。りぎに、第１図（ｃ）に示
すように、レジスト（４）を現像した後、この現像によ
って形成されたレジスト（４）の開口ｍ（６）を通して
下地絶縁層（３）をエツチングして開口部（７）全形成
し、しかる後上部のレジスト（４）をプラズマ灰化など
の手段で除去する（第１図（ｄ））。ついで、第１図（
ｅ）に示すように、全面にアルミニウム配線層（８）を
被覆した後、このアルミニウム配線層（８）を適当な写
真製版、エツチング技術で、 加工することによシ（第
１図（ｆ））、所定パターンのアルミニウム配線層（８
）が形成されている。
このように、従来、電子線直接描画法で絶縁層上にパタ
ーン形成する際には、被加工層としての絶縁層（３）の
下の導電層つまシ半導体基板（１）表面の拡散層Ｃ）に
まで電子線（５）を到達させてそれによシ絶縁層（３）
の電子線照射部の絶縁抵抗を下げて帯電を防止する方法
がとられている。そのため、従来では、照射電子線のエ
ネルギーが高くなって電子１ 線照射部の
損傷が大きくなってしまうとともに、帯電防止が必ずし
も十分に行なえず、描かれた微細パターンの形状が不安
定になるという欠点があつた。
ーン形成する際には、被加工層としての絶縁層（３）の
下の導電層つまシ半導体基板（１）表面の拡散層Ｃ）に
まで電子線（５）を到達させてそれによシ絶縁層（３）
の電子線照射部の絶縁抵抗を下げて帯電を防止する方法
がとられている。そのため、従来では、照射電子線のエ
ネルギーが高くなって電子１ 線照射部の
損傷が大きくなってしまうとともに、帯電防止が必ずし
も十分に行なえず、描かれた微細パターンの形状が不安
定になるという欠点があつた。
この発明は、以上の点に鑑みて、かかる従来の欠点を解
消するためになされたもので、電子線直接描画によって
絶縁層上に微細パターンを形成する際に該絶縁層の上に
導電性の薄いポリシリコンなどからなる導電層を介在さ
せることによシ、比較的低い電子線エネルギーを利用し
て電子線照射部の損傷を小さくシ、かつ十分な帯電防止
によって微細なパターンを安定にして描画することかで
° きるパターン形成法を提供するものである。
消するためになされたもので、電子線直接描画によって
絶縁層上に微細パターンを形成する際に該絶縁層の上に
導電性の薄いポリシリコンなどからなる導電層を介在さ
せることによシ、比較的低い電子線エネルギーを利用し
て電子線照射部の損傷を小さくシ、かつ十分な帯電防止
によって微細なパターンを安定にして描画することかで
° きるパターン形成法を提供するものである。
以下、この発明の実施例を図に基いて説明する。
第２図（ａ）乃至（ｈ）はこの発明の一実施例による方
法を説明するだめの工程断面図であシ、第２図において
第１図と同一または相当部分は同一符号を付しである。
法を説明するだめの工程断面図であシ、第２図において
第１図と同一または相当部分は同一符号を付しである。
まず、第２図（ａ）に示すように加工すべき絶縁層（３
）上に、たとえばリンなどを拡散させて抵抗値を低くし
た導電性のポリシリコン層（９）ヲ導電層としてＣＶＤ
法などによシ形成する。この場合、前記ポリシリコン層
（９）の厚さは、その抵抗値を考慮して約１０に０層口
以下程度になるよう々厚さにすることが好ましく、通常
のポリシリコンを用いて５００〜１００ＯＡ程度の膜厚
であれば、十分にこの目的を達成し得る。ついで前記ポ
リシリコン層（９）の全面に電子線用レジメ）（４）全
塗布する。
）上に、たとえばリンなどを拡散させて抵抗値を低くし
た導電性のポリシリコン層（９）ヲ導電層としてＣＶＤ
法などによシ形成する。この場合、前記ポリシリコン層
（９）の厚さは、その抵抗値を考慮して約１０に０層口
以下程度になるよう々厚さにすることが好ましく、通常
のポリシリコンを用いて５００〜１００ＯＡ程度の膜厚
であれば、十分にこの目的を達成し得る。ついで前記ポ
リシリコン層（９）の全面に電子線用レジメ）（４）全
塗布する。
つぎに、第２図（ｂ）に示すように、所定パターンに対
応したレジスト（４）のみを電子線（５）により感光さ
せて描画する。このとき、電子線（５）の入射によって
過剰となる電荷はポリシリコン層（９）を通じて逃がす
ことができるので、照射電子線（５）は前記レジスト（
４）を透過する程度の比較的低いエネルギーの電子線が
使用できる。かかる電子線による直接描画完了後は、第
２図（ｃ）に示すように前記レジスト（４）を現像して
パターニングを行ない開口部（６）全形成する。ついで
第２図（ｄ）に示すように、前記レジスト（４）の開口
部（６）ヲ通してポリシリコン層（９）および絶縁層（
３）ヲエッチングによシ穴あけを行々う。
応したレジスト（４）のみを電子線（５）により感光さ
せて描画する。このとき、電子線（５）の入射によって
過剰となる電荷はポリシリコン層（９）を通じて逃がす
ことができるので、照射電子線（５）は前記レジスト（
４）を透過する程度の比較的低いエネルギーの電子線が
使用できる。かかる電子線による直接描画完了後は、第
２図（ｃ）に示すように前記レジスト（４）を現像して
パターニングを行ない開口部（６）全形成する。ついで
第２図（ｄ）に示すように、前記レジスト（４）の開口
部（６）ヲ通してポリシリコン層（９）および絶縁層（
３）ヲエッチングによシ穴あけを行々う。
このとき、ポリシリコン層（９）と絶縁層（３）との２
層のエツチングに際しては異方性プラズマエツチングを
使用すれば、比較的容易に行なえる。なお、第２図（ｄ
）中、（１０）はレジスト（４の開口部（６）’を通し
てポリシリコン層（９）をエツチングした開口部を、（
１１）は同じくレジスト（４）の開口部（６） ｆｔ通
して絶縁層（３）をエツチングした開口部をそれぞれ示
している。
層のエツチングに際しては異方性プラズマエツチングを
使用すれば、比較的容易に行なえる。なお、第２図（ｄ
）中、（１０）はレジスト（４の開口部（６）’を通し
てポリシリコン層（９）をエツチングした開口部を、（
１１）は同じくレジスト（４）の開口部（６） ｆｔ通
して絶縁層（３）をエツチングした開口部をそれぞれ示
している。
しかる後、第２図（ｅ）に示すようにレジスト（４）全
除去し、ついでその全面に第２図（ｆ）に示すようにア
ルミニウム配線層（８）を被覆［７てパターニングを行
なう（第２図（ｆｌ）。最後に、第２図（ロ）に示すよ
うに、アルミニウム配線層（８）ヲマスクにして不要部
分のポリシリコン層のみをエツチング除去することによ
り、絶縁層（３）上に所定パターンのアルミニウム配線
層（８）が形成されて加工が完了する。
除去し、ついでその全面に第２図（ｆ）に示すようにア
ルミニウム配線層（８）を被覆［７てパターニングを行
なう（第２図（ｆｌ）。最後に、第２図（ロ）に示すよ
うに、アルミニウム配線層（８）ヲマスクにして不要部
分のポリシリコン層のみをエツチング除去することによ
り、絶縁層（３）上に所定パターンのアルミニウム配線
層（８）が形成されて加工が完了する。
このように、上記実施例によると、絶縁層（３）上に配
線用コンタクト穴をあけるに際し、該絶縁層（３）上に
導電性のポリシリコン層（９）’に介在させるととによ
り、電子線（５）の照射によって一声１となる電荷はポ
リシリコン層（９）ヲ通じて逃がすことができる。その
ため、照射電子線（５）はレジスト（４）を透過する程
度の低いエネルギーの電子線が使用可能となり、したが
って、従来法に比べて、電子線照射部の損傷を大幅に減
少させることができる。また、本発明の方法では、表面
の帯電が非常に少なくなるので、従来法において見られ
た帯電によるパターンの不安定がなくなシ、微細パター
ンを正確に２ 形成することが可能になる。
線用コンタクト穴をあけるに際し、該絶縁層（３）上に
導電性のポリシリコン層（９）’に介在させるととによ
り、電子線（５）の照射によって一声１となる電荷はポ
リシリコン層（９）ヲ通じて逃がすことができる。その
ため、照射電子線（５）はレジスト（４）を透過する程
度の低いエネルギーの電子線が使用可能となり、したが
って、従来法に比べて、電子線照射部の損傷を大幅に減
少させることができる。また、本発明の方法では、表面
の帯電が非常に少なくなるので、従来法において見られ
た帯電によるパターンの不安定がなくなシ、微細パター
ンを正確に２ 形成することが可能になる。
なお、上述した実施例では絶縁層上にアルミニウム配線
用コンタクト穴をあける場合について示したが、本発明
は、これに限定されるものではなく、電子線直接描画に
よって絶縁層にパターン形成するものすべてに適用でき
る。また、絶縁層上に被覆する導電層としてのポリシリ
コンは、高純度の膜形成が容易なうえ、耐熱性にもすぐ
れているので、半導体装置製造プロセスにおいて用いら
れるあらゆる膜の組み合わせに対しても利用できる点で
有利であるが、これ以外の導電性のものであっても同様
に使用し得ることは言うまでもない。
用コンタクト穴をあける場合について示したが、本発明
は、これに限定されるものではなく、電子線直接描画に
よって絶縁層にパターン形成するものすべてに適用でき
る。また、絶縁層上に被覆する導電層としてのポリシリ
コンは、高純度の膜形成が容易なうえ、耐熱性にもすぐ
れているので、半導体装置製造プロセスにおいて用いら
れるあらゆる膜の組み合わせに対しても利用できる点で
有利であるが、これ以外の導電性のものであっても同様
に使用し得ることは言うまでもない。
以上説明したように、この発明によれば、加工すべき絶
縁層の上に導電性を有するポリシリコンなどからなる導
電層を設けて、電子線直接描画時の帯電を防止するよう
にしたので、低エネルギーの電子線を利用でき、したが
って、電子線照射部の損傷を減少することができるとと
もに、安定にして精度の良い微細パターンを形成するこ
とができる効果がちる。
縁層の上に導電性を有するポリシリコンなどからなる導
電層を設けて、電子線直接描画時の帯電を防止するよう
にしたので、低エネルギーの電子線を利用でき、したが
って、電子線照射部の損傷を減少することができるとと
もに、安定にして精度の良い微細パターンを形成するこ
とができる効果がちる。
第１図（ａ）乃至（ｆ）は従来の電子線直接描画による
方法を説明するための工程断面図、第２図（ａ）乃至（
ｈ）はこの発明の一実施例による方法を説明するだめの
工程断面図である。 （１）・・・・半導体基板、（３）・・・・絶縁層、（
４ン・・・・レジスト、（５）・・・・描画用電子線、
（８）・・・・アルミニウム配線層、（９）・・・・導
電性のポリシリコン層（導電層）。 代 理 人 葛 野 信 −第１図 第１図 第２図 第２図 １
方法を説明するための工程断面図、第２図（ａ）乃至（
ｈ）はこの発明の一実施例による方法を説明するだめの
工程断面図である。 （１）・・・・半導体基板、（３）・・・・絶縁層、（
４ン・・・・レジスト、（５）・・・・描画用電子線、
（８）・・・・アルミニウム配線層、（９）・・・・導
電性のポリシリコン層（導電層）。 代 理 人 葛 野 信 −第１図 第１図 第２図 第２図 １
Claims (1)
- 電子線直接描画によって半導体基板の主表面に施された
絶縁層上に微細パターンを形成する工程において、前記
絶縁層上に導電性のポリシリコンなどからなる導電性を
形成した後、該導電層上にレジストを塗布せしめて該レ
ジストのパターン形成を行なうことを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58007018A JPS59132124A (ja) | 1983-01-17 | 1983-01-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58007018A JPS59132124A (ja) | 1983-01-17 | 1983-01-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59132124A true JPS59132124A (ja) | 1984-07-30 |
Family
ID=11654295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58007018A Pending JPS59132124A (ja) | 1983-01-17 | 1983-01-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59132124A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5019485A (en) * | 1988-10-13 | 1991-05-28 | Fujitsu Limited | Process of using an electrically conductive layer-providing composition for formation of resist patterns |
| JPH06143097A (ja) * | 1992-09-18 | 1994-05-24 | Yamada:Kk | 測定補助工具およびそれを用いる加工方法 |
| JPH06143098A (ja) * | 1992-09-18 | 1994-05-24 | Yamada:Kk | 測定補助工具およびそれを用いる加工方法 |
| JPH08316168A (ja) * | 1995-05-24 | 1996-11-29 | Nec Corp | 半導体装置の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5754323A (ja) * | 1980-08-18 | 1982-03-31 | Western Electric Co |
-
1983
- 1983-01-17 JP JP58007018A patent/JPS59132124A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5754323A (ja) * | 1980-08-18 | 1982-03-31 | Western Electric Co |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5019485A (en) * | 1988-10-13 | 1991-05-28 | Fujitsu Limited | Process of using an electrically conductive layer-providing composition for formation of resist patterns |
| JPH06143097A (ja) * | 1992-09-18 | 1994-05-24 | Yamada:Kk | 測定補助工具およびそれを用いる加工方法 |
| JPH06143098A (ja) * | 1992-09-18 | 1994-05-24 | Yamada:Kk | 測定補助工具およびそれを用いる加工方法 |
| JPH08316168A (ja) * | 1995-05-24 | 1996-11-29 | Nec Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004134553A (ja) | レジストパターンの形成方法及び半導体装置の製造方法 | |
| JPS6323657B2 (ja) | ||
| JPS59132124A (ja) | 半導体装置の製造方法 | |
| US5064748A (en) | Method for anisotropically hardening a protective coating for integrated circuit manufacture | |
| JPH0458167B2 (ja) | ||
| JP2827992B2 (ja) | 微細パターンの形成方法 | |
| EP0104235A4 (en) | METHOD OF FORMING A HYBRID LITHOGRAPHIC PROTECTION MATERIAL WITH ELECTRONIC / OPTICAL RADIUS. | |
| JPH0744147B2 (ja) | アスペクト比の高い吸収体パターンを含む解像力の高いｘ線マスク | |
| JPS6056286B2 (ja) | 半導体装置における電極窓の形成方法 | |
| JP2610898B2 (ja) | 微細パターン形成方法 | |
| KR100192932B1 (ko) | 반도체소자의 형성방법 | |
| JPS62195125A (ja) | 微細パタ−ンの形成方法 | |
| JP2738693B2 (ja) | 微細パターン形成方法 | |
| JPS5893327A (ja) | 微細加工法 | |
| JP3441439B2 (ja) | 微細レジストパターン形成方法および半導体装置の製造方法 | |
| JPS5887823A (ja) | 微細形状の形成方法 | |
| JPH0312452B2 (ja) | ||
| JPH0414235A (ja) | レジスト膜欠陥の検出方法 | |
| JPS6386434A (ja) | レジストパタ−ン形成方法 | |
| JPS61294821A (ja) | 微細パタン形成法 | |
| JPH01100918A (ja) | 半導体装置の製造方法 | |
| JPH02174216A (ja) | 半導体装置の製造方法 | |
| JPS58101427A (ja) | 半導体装置の製造方法 | |
| JPH0318179B2 (ja) | ||
| JPH02101469A (ja) | 微細パターン形成方法 |