JPS5913376A - ヘテロ接合を有する半導体薄膜 - Google Patents
ヘテロ接合を有する半導体薄膜Info
- Publication number
- JPS5913376A JPS5913376A JP57121760A JP12176082A JPS5913376A JP S5913376 A JPS5913376 A JP S5913376A JP 57121760 A JP57121760 A JP 57121760A JP 12176082 A JP12176082 A JP 12176082A JP S5913376 A JPS5913376 A JP S5913376A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- xas
- mixed crystal
- gaas
- hetero junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
- H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
- H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
- H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
Landscapes
- Junction Field-Effect Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、Ａ／−ＸＧａｌ−ＸＡθ混晶薄膜とＧａ Ａ
ｇ薄膜とから成るヘテロ接合を用いて二次元電子ガス層
を形成した半導体薄膜に関するものである。
ｇ薄膜とから成るヘテロ接合を用いて二次元電子ガス層
を形成した半導体薄膜に関するものである。
不純物としてＳｌをドーピングしたＡｔｘＧａｌ−ｘＡ
ｓ混晶薄膜とＧａ Ａｓ薄膜とによって結晶学的に良好
なヘテロ接合を形成した場合、ドーピングしていないＧ
ａＡｓ側に、電気伝導度の大きい二次元電子ガス層が形
成できる。
ｓ混晶薄膜とＧａ Ａｓ薄膜とによって結晶学的に良好
なヘテロ接合を形成した場合、ドーピングしていないＧ
ａＡｓ側に、電気伝導度の大きい二次元電子ガス層が形
成できる。
第１図に、このようなヘテロ接合のノ（ンドダイヤグラ
ムを示す。同図において、１はＳｌをドーピングしたＡ
ｚｘＧａｌ−ＸＡｓ層、２はＧａＡｓ層を示す。また３
は伝導帯端、４は価電子帯端、５はイオン化したＳ１ド
ナー、更に６は二次元電子ガス層、Ｔはフェルミレベル
を示す。熱平衡状態での上記二次元電子ガスの濃度は、
ＡｔｚＧ！Ｌｌ−ｚＡ８混晶中のＳ１＠度、Ａ ｔｘＧ
ａ １− ｘＡｓ混晶とＧａＡｓとの間での伝導帯端
エネルギーの不連続値、Ｓ１ドナー活性化エネルギー、
温度等に支配され、フェルミレベルＴよシ上のエネルギ
ーにあるイオン化したＳ１ドナー５の濃度に等しい濃度
の二次元電子が接合のＧａＡｓ側に銹起されることが知
られている。しかし、二次元電子濃度を支配する上記要
因のうちＳ１ドナー活性化エネルギーについては、その
Ａｔ組組成への依存性が明確にされていないため、接合
の電気的特性の制御性、再現性を向上させるためのＡｔ
組組成へ条°件が得られていなかった。
ムを示す。同図において、１はＳｌをドーピングしたＡ
ｚｘＧａｌ−ＸＡｓ層、２はＧａＡｓ層を示す。また３
は伝導帯端、４は価電子帯端、５はイオン化したＳ１ド
ナー、更に６は二次元電子ガス層、Ｔはフェルミレベル
を示す。熱平衡状態での上記二次元電子ガスの濃度は、
ＡｔｚＧ！Ｌｌ−ｚＡ８混晶中のＳ１＠度、Ａ ｔｘＧ
ａ １− ｘＡｓ混晶とＧａＡｓとの間での伝導帯端
エネルギーの不連続値、Ｓ１ドナー活性化エネルギー、
温度等に支配され、フェルミレベルＴよシ上のエネルギ
ーにあるイオン化したＳ１ドナー５の濃度に等しい濃度
の二次元電子が接合のＧａＡｓ側に銹起されることが知
られている。しかし、二次元電子濃度を支配する上記要
因のうちＳ１ドナー活性化エネルギーについては、その
Ａｔ組組成への依存性が明確にされていないため、接合
の電気的特性の制御性、再現性を向上させるためのＡｔ
組組成へ条°件が得られていなかった。
即ち、従来一般に分子線エピタキシャル（ＭＢＥ）法や
有機金属気相成長（ＭＯ−ＣＶＤ）法等の技術を用いて
この種のへテロ接合を有する半導体薄膜を製作する場合
には、結晶の特性上から上記Ｘの値は常識的にＸ；Ｏ，
２〜０．３の範囲が用−られているが、このような範囲
では、ＡｚＸＧａｌ、Ａｓ混晶中の８１′ｆＩｋ度を一
定にしたとしても、Ｘの増加に伴って二次元電子ガスの
濃度が減少し、ＡｔｘＧＪ＝ｚＡＢ混晶中の電子濃度も
大幅に減少する。このことは、集積回路製作等に用いる
高品質薄膜を製造する際の二次元電子ガス濃度の制御性
、再現性を低下させ、薄膜面内のＸの分布の影響を受は
易くして均一性を低下させている。また、Ｘ；Ｏ，Ｚ〜
０．３の範囲では、室温においてＡｔＸＧａ１−ｘＡθ
混晶の電気伝導度がＧａＡｅの約７５以上あシ、この種
の半導体薄膜を例えば室温で動作する電界効果トランジ
スタ等の製作に用いる場合には、ゲート電極下のＡ ｔ
ｚ Ｇ ａ ｓ −Ｘ Ａ ｓ層中を流れる電流による
ドレインコンダクタンスの増加あるいは相互コンダクタ
ンスの低下といった問題を生じ、マイクロ波増幅用素子
、スイッチング回路等への応用に不利な条件を与えるこ
ととなる。
有機金属気相成長（ＭＯ−ＣＶＤ）法等の技術を用いて
この種のへテロ接合を有する半導体薄膜を製作する場合
には、結晶の特性上から上記Ｘの値は常識的にＸ；Ｏ，
２〜０．３の範囲が用−られているが、このような範囲
では、ＡｚＸＧａｌ、Ａｓ混晶中の８１′ｆＩｋ度を一
定にしたとしても、Ｘの増加に伴って二次元電子ガスの
濃度が減少し、ＡｔｘＧＪ＝ｚＡＢ混晶中の電子濃度も
大幅に減少する。このことは、集積回路製作等に用いる
高品質薄膜を製造する際の二次元電子ガス濃度の制御性
、再現性を低下させ、薄膜面内のＸの分布の影響を受は
易くして均一性を低下させている。また、Ｘ；Ｏ，Ｚ〜
０．３の範囲では、室温においてＡｔＸＧａ１−ｘＡθ
混晶の電気伝導度がＧａＡｅの約７５以上あシ、この種
の半導体薄膜を例えば室温で動作する電界効果トランジ
スタ等の製作に用いる場合には、ゲート電極下のＡ ｔ
ｚ Ｇ ａ ｓ −Ｘ Ａ ｓ層中を流れる電流による
ドレインコンダクタンスの増加あるいは相互コンダクタ
ンスの低下といった問題を生じ、マイクロ波増幅用素子
、スイッチング回路等への応用に不利な条件を与えるこ
ととなる。
他方、不純物としてＳｌではな（ＳｎやＴｅをＡｔｘＧ
ａｌ−ｘＡθにドーピングしたものについては、Ｘ ）
０．３の範囲を用いた場合についても報告例がある。
ａｌ−ｘＡθにドーピングしたものについては、Ｘ ）
０．３の範囲を用いた場合についても報告例がある。
しかしながら、これらの不純物はＡＬｘＧｆ’１−ｘＡ
ｓ中の拡散係数が大きすぎて急峻な不純物の分布が形成
できないため、この種の半導体薄膜の製作には不適当で
ある。
ｓ中の拡散係数が大きすぎて急峻な不純物の分布が形成
できないため、この種の半導体薄膜の製作には不適当で
ある。
本発明はこのような状況に鑑みてなされたものであり、
その目的は、Ｓｌをドーヒ°ングしたＡｔｘＧａｌ−ｘ
Ａｓ混晶薄膜とＧａＡａ薄膜とから成るヘテロ接合にお
いて、Ｇａ Ａｓ側に生じる二次元電子ガス嬢度の制御
性、再現性、薄膜面内での均一性を向上させると共に、
ＡｚｘＧａｌ−ｘＡｓ混晶を高抵抗化することが可能な
ヘテロ接合を有する半導体薄膜を提供することにある。
その目的は、Ｓｌをドーヒ°ングしたＡｔｘＧａｌ−ｘ
Ａｓ混晶薄膜とＧａＡａ薄膜とから成るヘテロ接合にお
いて、Ｇａ Ａｓ側に生じる二次元電子ガス嬢度の制御
性、再現性、薄膜面内での均一性を向上させると共に、
ＡｚｘＧａｌ−ｘＡｓ混晶を高抵抗化することが可能な
ヘテロ接合を有する半導体薄膜を提供することにある。
このような目的を達成するために、本発明は、人ｚｘＧ
ａ□−ｘＡｓ混晶のＡｚ組成Ｘの値を０．３５≦Ｘ≦０
．５の範囲に設定したものである。
ａ□−ｘＡｓ混晶のＡｚ組成Ｘの値を０．３５≦Ｘ≦０
．５の範囲に設定したものである。
先ず、この範囲の決定根拠となった実験例を示す。
即ち第２図は、ＭＢＥ法によシ製作したＡｚｚＧａｌ−
ＸＡｓ混晶中のＳ１ドナー活性化エネルギーＥＤのＡｔ
組組成上対する依存性を示したグラフである。
ＸＡｓ混晶中のＳ１ドナー活性化エネルギーＥＤのＡｔ
組組成上対する依存性を示したグラフである。
ここで、ＡｚｘＧａｌ−ＸＡｓ混晶中の８１濃度は１〜
２ Ｘ １０１ｓ／ｃ４一定である。
２ Ｘ １０１ｓ／ｃ４一定である。
同図において、Ｘの値が０．２１から０．３６ｔで増加
するのに従って、ＥＤは５ｍｅＶから１５０ｍ５Ｖへ増
加しており、その変化率は約１０１００ＯＶ ／ ｘで
変化は極めて急激でおる。Ｘが０．３６を越えると、Ｅ
ｏは逆に減少するが、その変化は１／１０程度に緩やか
となる。このことから、ｘ；’ｏ、２〜０．３の範囲で
ＦＤが上述したように大きなＸ依存性を有していること
が、当該領域で二次元電子ガス濃度が大きく変化するこ
との要因の一つとなっていることが理解される。
するのに従って、ＥＤは５ｍｅＶから１５０ｍ５Ｖへ増
加しており、その変化率は約１０１００ＯＶ ／ ｘで
変化は極めて急激でおる。Ｘが０．３６を越えると、Ｅ
ｏは逆に減少するが、その変化は１／１０程度に緩やか
となる。このことから、ｘ；’ｏ、２〜０．３の範囲で
ＦＤが上述したように大きなＸ依存性を有していること
が、当該領域で二次元電子ガス濃度が大きく変化するこ
との要因の一つとなっていることが理解される。
、そこで、このＡｔ組組成上０，３５≦Ｘ≦０．５の範
囲に選択することにより、次のような作用を生じる。
囲に選択することにより、次のような作用を生じる。
第１に、とのＸの範囲では、ＥＤが１４５ｍｅＶ±５チ
となシ、ｘの変動に対するＫＯの変動が最小に抑えられ
る。のみならず、この範囲では電子を供給するドナー準
位はＸ谷に付随しているが、Ｘ谷の伝導帯端エネルギー
のＸ依存性はＦ谷のそれよシも小さいため、ＡｔＸＧＩ
ＬＩ ＸＡ８混晶とＧａＡｓとから成るヘテロ接合界面
においてＧａＡｅ側に誘起される二次元電子ガス濃度の
Ｘ依存性は小さくなる。
となシ、ｘの変動に対するＫＯの変動が最小に抑えられ
る。のみならず、この範囲では電子を供給するドナー準
位はＸ谷に付随しているが、Ｘ谷の伝導帯端エネルギー
のＸ依存性はＦ谷のそれよシも小さいため、ＡｔＸＧＩ
ＬＩ ＸＡ８混晶とＧａＡｓとから成るヘテロ接合界面
においてＧａＡｅ側に誘起される二次元電子ガス濃度の
Ｘ依存性は小さくなる。
第２に、ＥＤが最大値付近にあるため、 ＡｔｘＧａｌ
−ＸＡｓ混晶中の自由電子濃度は最小となる。
−ＸＡｓ混晶中の自由電子濃度は最小となる。
第３図に、Ｓｌを２ Ｘ １ ｏ１１／ｃａドーピング
したＡｔｘＧａｌ−ｘＡｓ混晶の室温における電子濃度
のＸ依存性を示す。ここでも、Ｘの変化、即ちＫＤの変
化に対応して電子濃度の低下が見られ、Ｘを０．３５≦
Ｘ≦０．５の範囲に選択した場合の電子濃度は０．２≦
Ｘ≦０．３の場合に比較して１１５〜１／１０となる。
したＡｔｘＧａｌ−ｘＡｓ混晶の室温における電子濃度
のＸ依存性を示す。ここでも、Ｘの変化、即ちＫＤの変
化に対応して電子濃度の低下が見られ、Ｘを０．３５≦
Ｘ≦０．５の範囲に選択した場合の電子濃度は０．２≦
Ｘ≦０．３の場合に比較して１１５〜１／１０となる。
第３に、Ｘ≧０．３５の領域では電子の移動度が約１０
０ｃνｖ−ｓｅｃであｐ、Ｘ＝０３の場合と比較しても
約１７５にすぎない。従って、電気伝導度で比較すると
、０゜３５≦Ｘ≦０．５の場合は０．２≦Ｘ≦０．３の
場合の１／２５以下となる。
０ｃνｖ−ｓｅｃであｐ、Ｘ＝０３の場合と比較しても
約１７５にすぎない。従って、電気伝導度で比較すると
、０゜３５≦Ｘ≦０．５の場合は０．２≦Ｘ≦０．３の
場合の１／２５以下となる。
これらの作用から、ＳｉをドーピングしたＡｔｘＧａ、
ＸＡＩＩ混晶とＧａＡｓとから成るヘテロ接合゛にお
いて、Ａｔ組組成分０．３５≦Ｘ≦０．５の範囲に選ぶ
ことによシ、製造工程のばらつきから生じるＸの変動が
二次元電子ガス濃度に与える影響を最小限にすることが
でき、その制御性、再現性および大面積薄膜の面内均一
性を向上させることができる。
ＸＡＩＩ混晶とＧａＡｓとから成るヘテロ接合゛にお
いて、Ａｔ組組成分０．３５≦Ｘ≦０．５の範囲に選ぶ
ことによシ、製造工程のばらつきから生じるＸの変動が
二次元電子ガス濃度に与える影響を最小限にすることが
でき、その制御性、再現性および大面積薄膜の面内均一
性を向上させることができる。
これは特に集積回路用高品質薄膜を製造する上で極めて
有用である。
有用である。
一例としてこの種のへテロ接合を有する半導体薄膜を室
温で動作する電界効果トランジスタに応用した場合につ
いて素子特性上の効果を第４図および第５図を用いて説
明する。
温で動作する電界効果トランジスタに応用した場合につ
いて素子特性上の効果を第４図および第５図を用いて説
明する。
第４図はこのような電界効果トランジスタの構造を示す
断面図でアシ、同図において、１１は半絶縁性のＧａＡ
ｓ基板、１２はこのＧａＡｓ基板上に形成されたへテロ
接合を有する半導体薄膜で、ＧａＡｓ基板上のノンドー
プＧａＡｓ薄膜１３およびその上にヘテロ接合したＳ１
ドープＡ ｔＸ Ｇ ａ １−ＸＡＱ薄膜１４から構成
され、ヘテロ接合のＧａＡａ薄膜１３の側に二次元電子
ガス層１５が形成される。
断面図でアシ、同図において、１１は半絶縁性のＧａＡ
ｓ基板、１２はこのＧａＡｓ基板上に形成されたへテロ
接合を有する半導体薄膜で、ＧａＡｓ基板上のノンドー
プＧａＡｓ薄膜１３およびその上にヘテロ接合したＳ１
ドープＡ ｔＸ Ｇ ａ １−ＸＡＱ薄膜１４から構成
され、ヘテロ接合のＧａＡａ薄膜１３の側に二次元電子
ガス層１５が形成される。
１６．１７．１ａはそれぞれＡｔｘＧＩＬＪ ＸＡＳ薄
Ｍ１４の上に形成されたソース電極、ショットキーゲー
ト電極、ドレイン電極である。
Ｍ１４の上に形成されたソース電極、ショットキーゲー
ト電極、ドレイン電極である。
第５図に、上記トランジスタのドレイン電流−電圧特性
を示す。同図において、（イ）がゲート電圧Ｏｖの場合
、（ロ）、（ハ）、に）と順次絶対値の大きい負のゲー
ト電圧の場合を示し、実線がＡｚｘＧａｌ−ｘＡｓ薄膜
１４のＡ４組組成を０．３５≦Ｘ≦０．５とした場合の
特性を示す。これを破線で示した従来の０．２≦Ｘ≦０
，３の場合の特性と比較すれば、ドレインコンダクタン
スが減少し、特にゲート電圧がｏｖ付近の相互インダク
タンスが著しく改善されていることが分る。
を示す。同図において、（イ）がゲート電圧Ｏｖの場合
、（ロ）、（ハ）、に）と順次絶対値の大きい負のゲー
ト電圧の場合を示し、実線がＡｚｘＧａｌ−ｘＡｓ薄膜
１４のＡ４組組成を０．３５≦Ｘ≦０．５とした場合の
特性を示す。これを破線で示した従来の０．２≦Ｘ≦０
，３の場合の特性と比較すれば、ドレインコンダクタン
スが減少し、特にゲート電圧がｏｖ付近の相互インダク
タンスが著しく改善されていることが分る。
以上説明したように、本発明によれば、８ｔをドーピン
グしたＡ ｔＸ Ｇ ａｌ−Ｘ Ａ ａ混晶とＧａＡｓ
とがら成るヘテロ接合を有する半導体薄膜において、こ
れまで行なわれなかったｓ１ドナー活性化エネルギーＥ
ＤのＸ依存性の解析結果に基き、Ｘの値を従来常識とさ
れていた範囲を逸脱して０．３５≦Ｘ≦０．５の範囲に
選択したことにより、ＧａＡｓ側に形成される二次元電
子ガス濃度の制御性、再現性。
グしたＡ ｔＸ Ｇ ａｌ−Ｘ Ａ ａ混晶とＧａＡｓ
とがら成るヘテロ接合を有する半導体薄膜において、こ
れまで行なわれなかったｓ１ドナー活性化エネルギーＥ
ＤのＸ依存性の解析結果に基き、Ｘの値を従来常識とさ
れていた範囲を逸脱して０．３５≦Ｘ≦０．５の範囲に
選択したことにより、ＧａＡｓ側に形成される二次元電
子ガス濃度の制御性、再現性。
薄膜面内均一性を向上させることができると共にＡ ｔ
Ｘ Ｇａ １− ｚ Ａ ｓ混晶側を高抵抗化すること
が可能となり、特に集積回路用高品質薄膜に応用して極
めて有用である。
Ｘ Ｇａ １− ｚ Ａ ｓ混晶側を高抵抗化すること
が可能となり、特に集積回路用高品質薄膜に応用して極
めて有用である。
第１図はＳ１ドープＡｚｘＧａｌ−１Ａｅ混晶とＧａＡ
ｓとから々るヘテロ接合のバンドダイヤグラム、第２図
はＡｔｘＧａｘ−ｘＡｓ混晶中のｓ１ドナー活性化エネ
ルギーＥＤのＡ４組成Ｘ依存性を示すグラフ、第３図Ｆ
ｉＡ ｔＸ Ｇ ａ １ｚ Ａ ｓ混晶の電子濃度のＸ
依存性を示すグラフ、第４図は上記へテロ接合を有する
半導体薄膜を用いた電界効果トランジスタの構成例を示
す断面図、第５図はこの電界効果トランジスタのドレイ
ン電流−電圧特性を示すグラフである。 １１１・・・ＡｔＸＧａ１−ＸＡ１１層、２・・・・Ｇ
ａ Ａｓ層、６，１５・・・−二次元電子ガス層、１２
拳・・・ヘテロ接合を有する半導体薄膜、１３・・・”
ＧａＡｓ薄膜、１４ ’ ” ” °Ａ１ｚＧａＩ
ＸＡＳ薄膜。 特許出願人 日本電信電話公社 代理人 山川政樹 第１図 第２図 第３図ａｅ、ｋＡｘ 第４図 第５図
ｓとから々るヘテロ接合のバンドダイヤグラム、第２図
はＡｔｘＧａｘ−ｘＡｓ混晶中のｓ１ドナー活性化エネ
ルギーＥＤのＡ４組成Ｘ依存性を示すグラフ、第３図Ｆ
ｉＡ ｔＸ Ｇ ａ １ｚ Ａ ｓ混晶の電子濃度のＸ
依存性を示すグラフ、第４図は上記へテロ接合を有する
半導体薄膜を用いた電界効果トランジスタの構成例を示
す断面図、第５図はこの電界効果トランジスタのドレイ
ン電流−電圧特性を示すグラフである。 １１１・・・ＡｔＸＧａ１−ＸＡ１１層、２・・・・Ｇ
ａ Ａｓ層、６，１５・・・−二次元電子ガス層、１２
拳・・・ヘテロ接合を有する半導体薄膜、１３・・・”
ＧａＡｓ薄膜、１４ ’ ” ” °Ａ１ｚＧａＩ
ＸＡＳ薄膜。 特許出願人 日本電信電話公社 代理人 山川政樹 第１図 第２図 第３図ａｅ、ｋＡｘ 第４図 第５図
Claims (1)
- 少なくとも一部に不純物としてＳｌをドーピングしたＡ
ｔＸ Ｇａ １− ｚ Ａ ｓ混晶薄膜（０くｘ≦１
）とＧａＡｓ薄膜とから成るヘテロ接合を有しその接合
のＧａ Ａｓ側に二次元電子ガス層を有する半導体薄膜
において、Ｘの値を０．３５≦Ｘ≦０．５の範囲にした
ことを特徴とするヘテロ接合を有する半導体薄膜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57121760A JPS5913376A (ja) | 1982-07-13 | 1982-07-13 | ヘテロ接合を有する半導体薄膜 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57121760A JPS5913376A (ja) | 1982-07-13 | 1982-07-13 | ヘテロ接合を有する半導体薄膜 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5913376A true JPS5913376A (ja) | 1984-01-24 |
Family
ID=14819201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57121760A Pending JPS5913376A (ja) | 1982-07-13 | 1982-07-13 | ヘテロ接合を有する半導体薄膜 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5913376A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6012773A (ja) * | 1983-07-02 | 1985-01-23 | Agency Of Ind Science & Technol | 半導体素子の製造方法 |
| JPS6234448A (ja) * | 1985-08-06 | 1987-02-14 | Nec Eng Ltd | 中継台の着信表示制御方式 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS577165A (en) * | 1980-06-17 | 1982-01-14 | Fujitsu Ltd | Semiconductor device |
| JPS5795672A (en) * | 1980-10-14 | 1982-06-14 | Thomson Csf | Field effect transistor with high breaking frequency |
-
1982
- 1982-07-13 JP JP57121760A patent/JPS5913376A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS577165A (en) * | 1980-06-17 | 1982-01-14 | Fujitsu Ltd | Semiconductor device |
| JPS5795672A (en) * | 1980-10-14 | 1982-06-14 | Thomson Csf | Field effect transistor with high breaking frequency |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6012773A (ja) * | 1983-07-02 | 1985-01-23 | Agency Of Ind Science & Technol | 半導体素子の製造方法 |
| JPS6234448A (ja) * | 1985-08-06 | 1987-02-14 | Nec Eng Ltd | 中継台の着信表示制御方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3209270B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| US6316793B1 (en) | Nitride based transistors on semi-insulating silicon carbide substrates | |
| JP2005086171A (ja) | 半導体装置及びその製造方法 | |
| JPS59124171A (ja) | ２重ヘテロ接合ｆｅｔ | |
| WO2004010488A1 (ja) | 半導体装置 | |
| US20160276473A1 (en) | Access Conductivity Enhanced High Electron Mobility Transistor | |
| US4196439A (en) | Semiconductor device drain contact configuration | |
| JP2914049B2 (ja) | ヘテロ接合を有する化合物半導体基板およびそれを用いた電界効果トランジスタ | |
| US6569693B2 (en) | Method for fabricating epitaxial substrate | |
| JPS5953714B2 (ja) | 半導体装置 | |
| JPS5851574A (ja) | 半導体装置 | |
| JPH08306909A (ja) | ＩｎＧａＡｓ電界効果型トランジスタ | |
| JPS5913376A (ja) | ヘテロ接合を有する半導体薄膜 | |
| JPS6359272B2 (ja) | ||
| JPS6037784A (ja) | 電界効果型トランジスタ | |
| Kopp et al. | Characteristics of submicron gate GaAs FET's with Al 0.3 Ga 0.7 As buffers: Effects of interface quality | |
| JPH02111073A (ja) | 絶縁ゲート電界効果トランジスタおよびその集積回路装置 | |
| JP2695832B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
| JP2980630B2 (ja) | 化合物半導体装置 | |
| JP2616634B2 (ja) | 電界効果トランジスタ | |
| JPH01125985A (ja) | 半導体装置 | |
| CA1294064C (en) | Field effect transistor | |
| JPH10107274A (ja) | トンネルトランジスタ及びその製造方法 | |
| JPH0468775B2 (ja) | ||
| JP3020578B2 (ja) | 半導体装置 |