JPS5913655Y2 - 電子楽器 - Google Patents

Description

【考案の詳細な説明】 本考案は鍵盤の押鍵により発音されるべき楽音の基本周
波数が各鍵に割り当てられたキーデータにより読み出さ
れた周波数ナンバに比例するような電子楽器に自然で表
現力のよい遅延ビブラートを付加する回路を設けた電子
楽器に関するものである。

通常、バイオリン、ビオラ、チェ口等を演奏する場合、
ビブラートを付加しながら演奏することがよく行なわれ
る。

ビブラートは６〜８Ｈｚの速度の楽音の周波数変調であ
り、その深さは楽音の基本周波数から±１５〜±３０セ
ント程度に亘っている。

極端に速いパッセージを演奏する際には、ビブラートは
付加しないが、緩やかなパッセージを演奏する際には弾
き初めは速度の遅い、浅めのビブラートから始まり、次
第に速く深くビブラートを成長させる奏法が用いられる
。

このようなビブラートの成長過程をもつものを「遅延ビ
ブラート」と称するものである。

従来の遅延ビブラート効果では１鍵ずつ順次ずらして押
圧して楽音を積み重ねる奏法において押圧した鍵の楽音
に対し個々にビブラート成長効果を付加することができ
ず、常に発音中のもの全体に付加する非独立方式の遅延
ビブラート効果であったため、細かい表現力に欠ける嫌
いがあった。

さらに従来はビブラート成長が達成されるまでの速度は
ビブラートの速度とは全く関連がなく積々のビブラート
の速度に対してビブラート成長が達成されるまでの速度
が一定であるため不自然な感じを免れなかった。

一方、１９７５年８月１１日に出願された米国特許番号
第４０８５６４４号（１９７８年４月２５日）で説明さ
れる電子楽器においては、マスタテ゛−タセットを算出
し、そのデータをバッファメモリに移し、該バッファメ
モリの内容を読み出すことにより楽音が発生される。

バッファメモリへのデータの転送は鍵盤のキーが押され
る度に行なわれ、発生された楽音の基本周波数は押圧し
たキーにより選択される周波数ナンバＲに比例する。

楽音の基本周波数を周波数ナンバＲに基づいて発生する
装置は１９７５年１１月２４日に出願された米国特許番
号第４０６７２５４号（１９７８年１月１０日）に詳細
に説明されている。

本考案の目的は上述の押鍵により発音される楽音の基本
周波数が各鍵のキーデータにより読み出された周波数ナ
ンバに比例する電子楽器に自然で表現力のよい遅延ビブ
ラートを付加する回路を設けた電子楽器を提供すること
である。

前記目的を達成するため、本考案の電子楽器は鍵盤の押
鍵により発音されるべき楽音の基本周波数が各鍵に割り
当てられたキーテ゛−夕により読み出された周波数ナン
バに比例するような電子楽器において、クロックパルス
発生器の出力クロックパルスを入力とするクロックパル
ス周波数スケーラと、カウンタと、ビブラートデータの
開始を指示する信号を検出するビブラート開始検出回路
と、メモリ読出し制御回路と、該読出し制御回路の出力
で読出されビブラート成長データとビブラートデータ夕
とを格納する周波数変調データメモリとを具え、前記ク
ロックパルス周波数スケーラの出力を前記カウンタに入
力し、前記カウンタの出力を前記メモリ読出し制御回路
とビブラート開始検出回路に入力するとともに、前記ク
ロックパルス周波数スケーラに制御信号として入力し、
その出力より前記カウンタの計数値に応じて速度制御さ
れたパルス列を発生し、前記カウンタの計数進展に応じ
て前記周波数変調データメモリから前記速度制御された
パルス列の関数で前記ビブラート成長データを漸次変化
させて読出していき、前記ビブラート開始検出回路の出
力信号発生に応動して前記カウンタの計数範囲が制御さ
れて前記クロックパルス周波数スケーラの出力を一定速
度のパルス列とし、前記周波数変調データメモリから前
記一定速度のパルス列の関数で前記ビブラートデータを
読出し、前記周波数変調データメモリの出力に関連して
周波数ナンバが変化することを特徴とするものである。

以下本考案の原理と実施例につき詳述する。

遅延ビブラート効果の発生過程を述べると、押鍵により
選択された音は、最初は速度の遅い浅めのビブラートで
開始され、十分なビブラートの速度と深さが達成される
まで徐々にビブラートの成長が続く。

成長じたビブラートは鍵が離された後発音が停止するま
で続く。

以下の説明では成長段階のビブラートを「ビブラート成
長」または「ビブラート成長効果」と称し、成長後のビ
ブラートを単に「ビブラート」または「ビブラート効果
」と称する。

本考案では各鍵の基本周波数が各鍵に割り当てられたキ
ーデータの周波数ナンバＲに比例する電子楽器の場合、
ビブラートを付加するため、この周波数ナンバＲの代り
に周波数の変調データ■に基づいて修正を加えた修正周
波数ナンバＲｍを用いる。

周波数の変調テ゛−夕Ｖは周波数ナンバＲの分数値であ
る偏位周波数ナンバＲ′を発生するのに用いられる。

この偏位周波数ナンバＲ′をもとの周波数ナンバＲに加
減算することにより修正周波数ナンバＲｍを得て前述の
ビブラート成長とビブラートを行なう。

この過程を第１図と下記第１表により説明する。

第１図において、キーが押圧された時刻ｔ。

より時刻ｔ３までがビブラート成長であり、時刻ｔ３以
後がビブラートである。

図中に３２の番号を付したところの偏位周波数ナンバＲ
′を発生させるため、変調デ゛−タ■がその符号ピッ１
−である士■とともに第１表のような５ビツト３２ワー
ドメモリとして用意されている。

ビブラート成長のためのデータがビブラート成長テ゛−
夕、ビブラートのためのテ゛−夕がビブラートデータで
ある。

このうちビブラートデータ夕はビブラートの半周期分だ
けが用意されている。

ビブラート効果の実現はこのメモリの２５ワードから３
２ワードを繰返し読み出し、各繰返し毎に符号ビットの
状態を反転させる操作を行なうことにより完全なビブラ
ート周期Ｔｖを実現する。

もし第１−表のメモリを１種類のクロックパルスで読み
出したなら、弾き始めは速度の遅い浅いビブラートから
始まり、次第に速く深くビブラートを成長させるといっ
た遅延ビブラート効果は得られず、第２図に示すような
立上りのなめらかなビブラート効果が得られるのみで゛
ある。

１種類のクロックパルスで読み出すことにより、遅延ビ
ブラート効果を得ようとするならば周波数変調データを
収納するメモリはずっと大きな容量のものが必要となる
。

この問題を第１図に示すように周期の異なるクロックパ
ルスをビブラート成長の期間に適用することで解決して
いる。

すなわちｔ。

−１１は周期Ｔｏ、ｔ１〜ｔ２は周期Ｔ１．ｔ２〜ｔ３
は周期Ｔ２．ｔ３以後は周期Ｔ３の各クロックパルスを
使用する。

勿論、周期が時間の関数である周期Ｔ （ｔ）というク
ロックパルスを使用することも可能である。

以下、上述の原理に基づいた本考案の構成と動作の詳細
説明を行なう。

第３図は本考案の実施例の遅延ビブラート回路３０の詳
細説明図であり、たとえば米国特許番号第４０８５６４
４号（１９７８年４月２５日）と同様の電子楽器に付加
して用いられる。

この種の電子楽器は大略すれば、キースイッチ１とこれ
に関連する周波数ナンバメモリ４とを具えている。

任意のキーが押圧されると周波数ナンバメモリ４はライ
ン１４上に、選択された音の基本周波数に対応する周波
数ナンバＲを送出する。

このような電子楽器においては周波数ナンバＲに比例し
た周波数を発生し、この周波数でバッファメモリの内容
を読み出して楽音に変換する。

これに遅延ビブラートを付加する場合は、周波数ナンバ
Ｒの代りに修正周波数ナンバＲｍが電子楽器で使用され
る。

ライン１７を介してＲｍが電子楽器に送出される。

米国特許番号第４０６７２５４号（１９７８年１月１０
日）で詳細に説明されるように、ライン１７上の修正周
波数ナンバＲｍは電子楽器の周波数発生部へ送出される
。

周波数発生部ではＲｍはＤ−Ａ変換器によりアナログ電
圧に変換される。

このアナログ電圧値が電圧制御発振器（ＶＣＯ）の制御
電圧として印加されることにより、選択された音の基本
周波数の遅延ビブラー１へ効果が付加された状態の発音
周波数に比例するような周波数がｖＣＯの出力に得られ
、この出力がバッファメモリの内容を楽音に変換するた
めに使用される。

偏位周波数ナンバＲ′は変調テ゛−タＶがライン１４上
のＲと乗算器５で乗算されることにより得られ、ライン
１５上に送出される。

ライン１５上のＲ′は補数器６で符号ビット±■により
制御されライン１６上に±Ｒ′を送出する。

このようにして得られたライン１６上の±Ｒ′は加算器
７でライン１４上のＲに加算される。

その和は修正周波数ナンバＲｍとしてライン１７上に送
出される。

点線で囲んだ部分３０が遅延ビブラート付加回路であり
、±Ｒ′の値の変化が遅延ビブラート効果を発生するよ
うに制御する部分である。

いま、第１図の場合を例にとり遅延ビブラート付加９回
路３０の概略を説明する。

周波数変調テ゛−タメモリ１５には第１表のような内容
が収納されているものとする。

速度制御回路１０はライン１１０を介してクロックパル
ス発生器１１の出力であるライン１１１上の発振周波数
を制御する。

ラインｌ １１上の周波数は遅延ビブラート全体の速度
を決定する。

すなわち周期Ｔ。

、Ｔ１．Ｔ２．Ｔ３といったクロックパルスはラインｌ
１１上の信号に基づいてクロックパルス周波数スケー
ラ１２の出力で゛あるライン１１２に送出されるからで
゛ある。

クロックパルス周波数スケーラ１２はカウンタ１３の出
力であるライン１１３上の信号により制御される。

カウンタ１３はメモリ読み出し制御回路１４ヘライン１
１３を介してアドレス信号を送る。

メモリ読み出し制御回路１４はこれをデコードして周波
数変調データメモリ１５からアドレス信号に従ったデ゛
−夕を読み出し、ライン１１５．１１５’上に送出する
。

ビブラート開始検出回路１６はライン１１３上に送出さ
れたアドレス信号からビブラートが開始されるアドレス
を検出し、ＲＳフリップフロップ１７をセットするよう
ライン１１６上にパルスを送出する。

これによりＲＳフリップフロップ１７のＱ端子出力で゛
あるラインｌ １７上の信号は“・Ｌ゛（低レベル）か
ら“Ｈ゛（高レベル）へ状態を変える。

ライン１１７上の信号はＯＲゲート１８の出力で゛ある
ライン１１８を介してカウンタ１３を制御する。

すなわちライン１１８上の信号が“Ｈ”となることによ
り、カウンタ１３からライン１１３を介してメモリ読み
出し制御回路１４へ送出されるアドレス信号は周波数変
調テ゛−タメモリ１５からビブラートデータだけを繰返
しライン１１５．１１５′上に送出するよう制御する。

一方、ライン１１８が“Ｈ”となることによりＡＮＤゲ
ート１９がオンとなり、カウンタからの出力ライン１１
３′上の信号がライン１１９上に送出される。

ラインｌ １９上の信号は周波数変調テ゛−タメモリ１
５からの符号ビット出力で゛あるライン１１５′上の信
号とＯＲゲート２０で論理和がとられ、新たな符号ビッ
トとしてラインｌ ２０上に送出される。

以上の第３図の実施例ではビブラート成長からビブラー
トへ円滑に移行するように、カウンタ１３の計数と周波
数変調データメモリ１５からの読み出しとの間に有効に
関連性をもたしている。

第４図は第１図と関連して第３図のカウンタ１３の各段
の出力Ｑ１〜Ｑ５および各部のタイムチャートを示す。

ビブラートの半周期分のデータである第１表の２５ワー
ドから３２ワードの読み出しをＱ４の状態変化周期に一
致させである。

すなわち、Ｑ４がビブラートを実施する際の符号ビット
として使用でき、従って符号ビットのために特別なもの
を用意する必要がない。

勿論第１表にビブラートの１周期分のデータを用意すれ
ば上述符号ビットにとられれることなく、また自由にビ
ブラート波形を選択することができる。

一方第１表からのビブラートデータ夕の読み出しは繰返
し行なわれる必要がある。

都合のよいことに２５ワードから３２ワードの間を繰返
し読み出すには、同図に示すＱ４．Ｑ５をも以後４４
Ｈ１１に保持した信号Ｑ４１□、Ｑ５Ｈ，をＱ□、Ｑ２
゜Ｑ３とともに、ライン１１３を介してメモリ読み出し
制御回路１４へ送出すればよい。

カウンタ１３への入力クロックパルスの切換えはライン
１１３上のＱ４Ｈ、Ｑ５Ｈ信号でクロックパルス周波数
スケーラ１２を制御することにより行なわれる。

すなわち、Ｑ４Ｈ” Ｑ５Ｈ”Ｌ“のとき周期Ｔ。

、 Ｑ４Ｈ＝“Ｈ？？、Ｑ５Ｈ＝＝ ４４ Ｌ”のとき
周期Ｔ１． Ｑ４Ｔ１： ’“Ｌ“”、 Ｑ５Ｈ“Ｈ％
％のとき周期Ｔ２．Ｑ４Ｈ＝Ｑ５Ｈ＝“Ｈ゛のとき周期
Ｔ３の各クロックパルスをクロックパルス周波数スケー
ラ１２はライン１１２へ送出する。

いよ各周期の比をＴ。

： Ｔｌ ： Ｔ２ ： Ｔ３＝ ８ ：４：２：１と
して遅延ビブラート付加回路３０内の主要ブロック内の
回路構成および詳細な動作を説明する。

第５図は遅延ビブラート付加回路３０内のクロックパル
ス周波数スケーラ１２の回路構成を示す。

クロックパルス発生器１１で発生された周期Ｔ３のクロ
ックパルスはライン１１１を介しフリップフロップ１２
−１．１２−２．１２−３でｂ分周され、各段の出力に
周期Ｔ２．Ｔ１．Ｔｏのクロックパルスを発生する。

一方ライン１１３を介して入力されたＱ４Ｈ、Ｑ５Ｈ信
号をデコーダ１２−４は下記第２表に示すように復号し
、ＡＮＤゲート群１２−５のいずれかをオンにし、ＯＲ
ゲート１２−６へＱ４Ｈ、Ｑ５Ｈ信号に対応した周期の
クロックパルスを送出する。

第６図は第３図のカウンタ１３およびビブラート開始検
出回路１６の回路構成を示す。

ライン１１２上のクロックパルスはフリップフロップ１
３−１．１３−２．１３−３．１３−４．１３−５で恥
分周され、各段の出力にＱｌ、Ｑ２．Ｑ３．Ｑ４．Ｑ５
を発生する。

Ｑ４はビブラート時の符号ビットのためにライン１１３
′上に送出される。

Ｑ４．Ｑ５はＯＲゲート１３−６．１３−７でビブラー
ト効果となるｔ３以後“Ｈ９ｔどなるライン１１８上の
信号によりＱ４Ｈ、Ｑ５Ｈ信号に変換され、Ｑｌ、Ｑ２
．Ｑ３とともにライン１１３上に送出される。

また、ＮＯＴゲートとＡＮＤゲートから成るビブラート
開始検出回路１６はビブラートの半周期毎に各段出力Ｑ
１〜Ｑ３．Ｑ４□。

Ｑ５Ｈよりパルスをライン１１６上に送出する。

第３図に戻り、時刻ｔ。

でキースイッチ１においてキーが押圧されると押圧キー
に対応した周波数ナンバＲが周波数ナンバメモリ４から
ライン１４上に出力され始める。

一方ＯＲゲート２からキ・−押圧信号が発生し、単安定
マルチバイブレータ３をトリガする。

単安定マルチバイブレータ３はライン１３上にパルスを
発生しＲＳフリップフロップ１７をリセットし、その出
力で゛あるラインｌ １７の信号を“Ｌｏ“にする一方
、カウンタ１３をリセットしＱ１〜Ｑ５をすべて“Ｌ”
とする。

ラインｌ １７上の信号が“Ｌ”であるからＯＲゲート
１８の出力であるライン１１８上の信号も“Ｌ”となり
、ＡＮＤゲート１９をオフとする一方、カウンタ１３内
のＯＲゲート１３−６．１３−７の出力Ｑ４Ｈ，Ｑ５Ｈ
にはＱ４ 。

Ｑ５がそのまま出力される。

Ｑ４Ｈ９Ｑ５Ｈはともに“Ｌ”なので゛カウンタ１３へ
の入カクロツクスパルスは周期ｔ。

となる。カウンタの計数が進むに従って、メモリ読み出
し制御回路１４からは読み出しパルスがライン１１４上
に送出され、第１図に示すように、周波数変調データメ
モリ１５のワードを１゜２、 ３． ４・・・・・・と
いう順序で読み出す。

ライン１１５上には変調データ■１．ｖ２．■３．ｖ４
の各ビットが送出され、ライン１１５′上には符号ビッ
ト±■が送出される。

１ワードから２４ワードまでは符号ビットがＡＮＤゲー
ト１９がオフされてラインｌ １９上の信号が“Ｌ”な
ので、そのままＯＲゲート２０を介しライン１２０へ送
出される。

補数器６は符号ビットが“Ｈ”のときはライン１５上の
偏位周波数ナンバＲ′を２の補数に変換して−Ｒ′を、
“Ｌ”のときはそのままライン１６上に送出する。

時刻ｔ１を過ぎるとＱ４Ｈが“Ｈ”、 Ｑ５Ｈが“Ｌ”
となりカウンタ１３への入力クロックパルスは周期Ｔ１
となる。

カウンタの計数がさらに進み、時刻ｔ２を過ぎるとＱ４
Ｈが“Ｌ”、 Ｑ５Ｈが“Ｈ”となり、カウンタ１３へ
の入力クロックパルスは周期Ｔ２となる。

さらにカウンタ１３の計数が進み、時刻ｔ３を過ぎると
Ｑ４Ｈ９Ｑ５Ｈともに“Ｈ”となり、カウンタ１３への
入力クロックパルスは周期Ｔ３となる。

同時にビブラート開始検出回路１６からパルスがライン
１１６上に発生し、ＲＳフリップフロップ１７をセット
する。

これによりラインｌ １７およびｌ １８が“Ｒ９９と
なり、ＡＮＤゲート１９をオンとする一方、カウンタ１
３内のＯＲゲート１３−６，１３−７にもこの信号が送
られるので、これ以後Ｑ４Ｈ、Ｑ５Ｈは“Ｈ”を保持す
ることとなる。

ライン１１３′上のＱ４はＡＮＤゲート１９を介しライ
ン１１９へ送出される。

Ｑ４Ｈ５Ｑ５Ｈが“Ｒ９９を保持することから、これ以
後の周波数変調データメモリ１５からの読み出しは、２
５ワードから３２ワードまでを繰返すこととなる。

一方この時の符号ビットとなるラインｌ １９上のＱ４
がＯＲゲート２０を介しライン１２０へ出力される。

第７図は第３図の乗算器５の詳細説明図である。

たとえば、周波数ナンバＲは１２ビツト２進数ｒ１〜ｒ
１□で構成できる。

乗算器５では上位５ビツトであるｒ８〜ｒ１□が使用さ
れ、適宜ＡＮＤゲート群５−１〜５−４へ並列に入力さ
れる。

５−１，５−２．５−３−５−４はそれぞれ変調データ
ｖ４゜ｖ３．ｖ２．■、の各信号により制御され、その
出力はそれぞれ周波数ナンバＲに対し、およそＲ／１２
８゜Ｒ／２５６． Ｒ１５１２，Ｒ／１０２４の値に対
応する。

これらの出力は加算器５−５． ５−６． ５−７で加
算され、加算器５−７の出力にｒ″１〜ｒ″６が得られ
る。

変調データｖ （ｖｌ 〜Ｖ４ ）とｒ″１〜ｒ″６と
の関係を第３表に示す。

第３表から明らかなように変調テ゛−夕Ｖの値に比例し
た基本周波数からのセントすれが正方向、負方向いずれ
においても達成でき、■の値を適宜選択することにより
、自由に周波数変調効果を付加することができる。

このようにして得られたｒ／／、〜ｒ″６は変調深さＤ
ＥＰスイッチ５−９により制御されるシフトゲート５−
８へ入力される。

ＤＥＰ・スイッチは周波数変調の深さを決めるものであ
る。

Ｖ１側へオンすればｒ“１〜ｒ″６がそのままライン１
５上にｒ／１〜ｒ／６として出力されるが、■２側ヘオ
ンすればｒ″１がｒ／２へ、ｒ″２がｒ／３へ、・・・
・・・・・・という具合に２倍されてライン１５上に出
力されるので、基本周波数からのセントずれも２倍近く
拡大され、より深い周波数変調効果が得られる。

図示はしないがｒ″２がｒ／１へ、ｒ″３がｒ／２へ・
・・・・・というように出力される同様のシフトゲート
を設ケレハ、％倍されて出力されるのでセントずれもＨ
に縮小され、浅めの周波数変調効果が得られる。

このようなシフ）−ゲートは補数器６の出力を制御する
ように配置しても勿論よい。

一方、このような周波数変調深さの調節は周波数変調デ
ータメモリ１５と乗算器５との間に新たな乗算器を設け
て変調データ■の値を深さ調節データにより制御するこ
とによっても達成できる。

以上記述したようにして遅延ビブラート効果が実現でき
る。

もしビブラート成長の部分が不要でビブラート効果だけ
得たいならば第３図のビブラートＶＩＢスイッチ３２を
オンにすればよい。

これによりＯＲゲート１８を介したライン１１８上の信
号は“Ｈ”となりビブラート効果のみが付加される。

第８図は第３図の遅延ビブラート付加回路３０内の点線
で囲んで示したクロックパルス発生部３１の他の実施例
である。

単安定マルチバイブレーク３からの出力で゛あるライン
１３上のパルスが時定数回路２１へ入力される。

時定数回路２１はその出力ランイｌ ２１へ時定数曲線
に従った電圧を発生する。

これが定常時のビブラート速度を決定する速度制御電圧
発生器２２からの出力であるライン１２２上の電圧と電
圧加算器２３で加算される。

この加算電圧がライン１２３上に送出され電圧制御発振
器２４を制御する。

電圧制御発振器２４の出力であるライン１２４上の信号
には最初低い周波数であり次第に周波数が高くなるとい
った遅延ビブラートに適したクロックパルスが得られる
。

これをカウンタ１３への入力クロックパルスとするもの
である。

第９図は１キーずつ順次ずらして押圧して、楽音を積み
重ねる奏法において、押圧したキーの楽音に対し個々に
ビブラート成長を付加する独立方式の遅延ビブラート効
果を実現する場合の実施例である。

いまキースイッチ１から押圧キーに対応したキーデータ
が同時に最大に種、その出力ライン１１−１．１１−２
・・・、１１−にへ出力されるとする。

それぞれの出力に対し遅延ゼブラート付加回路３０−１
．３０−２．・・・、３０−ｋが用意される。

これらはキースイッチ１からのキー押圧信号によりトリ
ガされる単安定マルチバイブレータ３−１． ３−２．
・・・、３−にのそれぞ゛れの出力パルスにより動作す
る。

各遅延ビブラート付加回路がら得られた変調データＶ（
ｉ） （ｉ＝１． ２．・・・、にとする。

以下同様）はデータセレクタ２６で、符号ビット±ｖ
（ｉ）はデータセレクタ２７で、時分割制御信号発生器
２９からライン１２９上に送出される時分割信号により
シリアル信号に変換され、それぞれ乗算器５、補数器６
へ送出される。

一方ライン１１上にキーデータもデータセレクタ２５に
よりラインｌ ２９上の時分割信号でシリアル信号に変
換され、ライン１２５に出力される。

これを新たに設けたメモリ読み出し制御回路２８が復号
し、対応する周波数ナンバＲを周波数ナンバメモリ４か
ら読み出す。

こうしてラインＩ４上に読み出される周波数ナンバＲ（
ｉ）は乗算器５および補数器６で上述の変調データｖ
（ｉ）および符号ビット±ｖ （ｉ）と時間的に同期が
とられて処理され、ライン１６上に偏位周波数データ±
Ｒ’（ｉ）を発生する。

加算器７では±Ｒ’（ｉ）とライン１４上のＲ（ｉ）と
の和がとられ、修正周波数ナンバＲｍ（ｉ）をライン１
７上に送出する。

Ｒｍ（ｉ）はライン１２９上の時分割信号ともども周波
数発生部へ送られ、周波数発生部において直列−並列変
換されたＲｍ（１）、Ｒｍ（２）、 ・・、 Ｒｍ（ｋ
）をもとに、独立した遅延ビブラートが発生される。

第９図ではクロックパルス発生器１１および速度制御回
路１ｏを遅延ビブラート付加回路３０−１．．３０−２
．・・・、３０−ｋにそれぞれ設けたが、これを取出し
て共通に使用しうろことは言うまで゛もない。

第１０図は独立方式の遅延ビブラート効果を実現する他
の実施例の説明図である。

同図では、便宜上周波数変調データメモリ１５には１周
期分のビブラートテ゛−夕が格納されているとする。

第９図で個々に用意した遅延ビブラート付加回路３０−
１．３０−２．・・・、３０−ｋから、メモリ読み出し
制御回路１４、周波数変調データメモリ１５、クロック
パルス周波数スケーラ１２中のｈ分周器１２−１．１２
−２．１２−３．クロックパルス発生器１１．速度制御
回路１０を共通に使用するために取り出した残りの回路
を新たに遅延ビブラート付加回路３０’として用意する
。

クロックパルス周波数スケーラ１２中のち分周器群はク
ロックパルス発生器１１中に設けることにする。

結局、クロックパルス発生器１１からはその出力ライン
１１１−１． ｌ １１−２．１１１−３．１１１−４
にそれぞれ同期Ｔ。

、Ｔ□、Ｉ２．Ｉ３のクロックパルスが送出される。

これらのクロックパルスは遅延ビブラート付加回路３０
’−１、３０’−２、・・・、３０’−ｋにそれぞれ入
力される。

従って遅延ビブラート付加回路３０′内のクロックパル
ス周波数スケーラ１２はデコーダ１２−４、ＡＮＤゲー
ト群１２−５、ＯＲゲート１２−６より構成され、ライ
ンｌ １１−１． ｌ １１−２゜１１１−３． １１
１−４がＡＮＤゲート群１２−５の対応する入力端子へ
接続される。

遅延ビブラート付加回路３０′からはメモリ読み出し制
御回路１４へ送出するアドレス信号がライン１１３−１
，１１３−２．・・・、１１３−に上に送出される。

これらのアドレス信号はデータセレクタ３１においてラ
イン１２９上の時分割信号でシリアル信号に変換されラ
インｌ ３１上にライン１１３（ｉ）の信号として送出
される。

メモリ読み出し制御回路１４ではラインＩ ３１上のラ
インｌ １３ （ｉ）の信号を復号して、周波数変調テ
゛−タメモリ１５より変調データｖ （ｉ）、符号ビッ
ト±ｖ （ｉ）を読み出し、それぞれ乗算器５、補数器
６へ送出する。

以下第９図の実施例と同様に処理される。

以上説明したように、本考案によれば、鍵盤の押鍵によ
り発音されるべき楽音の基本周波数が各鍵のキーコード
をもとに読み出した周波数ナンパに比例するような電子
楽器において、前記周波数ナンバにあらかじめ用意され
たメモリの内容に従って分数周波数ナンバを加減算し、
前記メモリの各ワードの読み出し時間を変化させること
により遅延ビブラート効果を得るものである。

このような構成をとることにより遅延ビブラート速度お
よび深さを自由に選択できるので自然な遅延ビブラート
効果が容易に得られる。

また、１鍵ずつ順次ずらして押圧して楽音を積み重ねる
奏法においても、押圧した鍵の楽音に対し従来と異なり
個々に独立して遅延ビブラートを付加することができる
から自然で微妙な遅延ビブラート効果が得られ表現力を
増大する。

また、速度制御が遅延ビブラーＩ・全体に亘って均一に
行なうことができるので、速い遅延ビブラートのときは
ビブラート成長も速く、また遅延ビブラートのときはビ
ブラート成長も遅く達成できるので自然な遅延ビブラー
ト効果が得られる。

さらに、本考案の構成においてはすべてテ゛ジタル素子
が用いられているため、集積回路化、小形化に適合して
いるという利点もあげられる。

【図面の簡単な説明】

第１図、第２図は本考案の原理説明図、第３図は本考案
の実施例の構成を示す説明図、第４図は第３図の実施例
のタイムチャート、第５図〜第７図は第３図の実施例の
要部の詳細説明図、第８図〜第１０図は本考案の他の実
施例の構成を示す説明図であり、図中、１はキースイッ
チ、３は単安定マルチバイブレータ、４は周波数ナンバ
メモリ、５は乗算器、６は補数器、７は加算器、１０は
速度制御回路、１１はクロックパルス発生器、１２はク
ロックパルス周波数スケーラ、１３はカウンタ、１４゜
２８はメモリ読み出し制御回路、１５は周波数変調テ゛
−タメモリ、１６はビブラート開始検出回路、１７はＲ
Ｓフリップフロップ、２１は時定数回路、２２は速度制
御電圧発生器、２３は電圧加算器、２４は電圧制御発振
器、２５．２６．２７．３１はテ゛−タセレクタ、２９
は時分割制御信号発生器、３０，３０−１〜３０−ｋ。 ３０’−１〜３０’−には遅延ビブラート付加回路を示
す。

Claims (1)

【実用新案登録請求の範囲】
1. 鍵盤の押鍵により発音されるべき楽音の基本周波数が各
   鍵に割り当てられたキーデータにより読み出された周波
   数ナンバに比例するような電子楽器において、クロック
   パルス発生器の出力クロックパルスを入力とするクロッ
   クパルス周波数スケーラと、カウンタと、ビブラートデ
   ータの開始を指示する信号を検出するビブラート開始検
   出回路と、メモリ読出し制御回路と、該読出し制御回路
   の出力で読出されるビブラート成長テ゛−夕とビブラー
   トデータとを格納する周波数変調データメモリとを具え
   、前記クロックパルス周波数スケーラの出力を前記カウ
   ンタに入力し、前記カウンタの出力を前記メモリ読出し
   制御回路とビブラート開始検出回路に入力するとともに
   、前記クロックパルス周波数スケーラに制御信号として
   入力し、その出力より前記カウンタの計数値に応じて速
   度制御されたパルス列を発生し、前記カウンタの計数進
   展に応じて前記周波数変調データメモリから前記速度制
   御されたパルス列の関数で前記ビブラート成長データを
   漸次変化させて読出していき、前記ビブラート開始検出
   回路の出力信号発生に応動して前記カウンタの計数範囲
   が制御されて前記クロックパルス周波数スケーラの出力
   を一定速度のパルス列とし、前記周波数変調テ゛−タメ
   モリから前記一定速度のパルス列の関数で前記ビブラー
   トデータ夕を読出し、前記周波数変調データメモリの出
   力に関連して周波数ナンバが変化することを特徴とする
   電子楽器。