JPS59149408A - 差動増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、２入力端子源に接続される２人力と後続回
路に接続される２出力とで成り、オフセット電圧を必要
としない差動増幅器に関する。

理想的な差動増幅器では、２入力端子の電圧が等しい場
合には出力電圧は零でなければならない。ところが、実
際の差動増幅器では、２入力端子の電圧が等しくても出
力に電圧を生じ、２入力端子のどちらか一方に補正電圧
を供給することによってのみ、出力電圧を零にすること
ができる。そして、この補正電圧はオフセット電圧と呼
ばれている。

ＭＯＳ（Ｍｅｔａｌ　０ｘｉｄｅ　５ｅＩｌｉｃｏｎｄ
ｕｃｔｏｒ）や０ＭＯ８（Ｃｏｍｐｌｅｍｅｎｔａｒｙ
　Ｍｅｔａｌ　０ｘｉｄｅ　Ｓｅｍ１ｃｏｎｄｕｃｔｏ
ｒ）技術によって設計、製造された差動増幅器のオフセ
ット電圧は、へイボーラ技術によって同様に設計された
差動増幅器のオフセット電圧よりもお、よそ１桁大きい
ことが知られている。このオフセット電圧は、主に差動
人力段の２４１１のトランジスタのスレッショルド電圧
の差によっている。また、差動入力段のトランジスタに
接続される負荷素子の間の非対称性もオフセット電圧に
大きな影響を及ぼす。多結晶シリコンによって作られた
ゲート構造をもつＣＭＯＳ技術によって製造された差動
増幅器では、ｌＯ〜２０ａ＋Ｖ程度のオフセット電圧を
必要とする。このため、このタイプの差動増幅器の応用
範囲は、ゲイン１のバッファのようなオフセット電圧の
存在が大きな問題でない場合や、外部からオフセ−／　
ト補償が可能な場合に限定されてしまう。

このような差動増幅器のオフセット電圧を低減させるた
めの解決策として、いわゆるＣＡＺ（Ｇｏｍｍｕｔａｔ
ｉｎｇ　Ａｕｔｏ−Ｚｅｒｏ）技法というものが知られ
ており、これはオフセット電圧を゛計測してコンデンサ
に蓄え、補償に使うようにしたものである。この例とし
てインターシル社製ＩＣＬ７Ｅ１５０型演算増幅器があ
り、補償電圧を蓄えるために０．０１〜０．１μＦの容
量の外部コンデンサを２個必要とするが、低オフセツト
電圧及び低ドリフト値を達成している。

この解決法を集積回路で用いようとすると、コンデンサ
を集積回路に組込まれなければならないため、これまで
にないドリフトの問題を生じる。というのは、このよう
なコンデンサの放電を引起こす漏れ電流は温度に依存し
、集積回路の製造ロフトごとに少なくとも１桁程度変動
してしまうためである。集積回路の半導体表面の限られ
たスペースを考慮すると、このようなコンデンサは数１
０ｐＦ以上の容量にはできない。

このため、微小の漏れ電流でも大きな充電の損失をもた
らし、従ってオフセット電圧を生じることになる。

よって、この発明の目的は、オフセット電圧を必要とせ
ず集積化しても問題のない差動増幅器を提供することに
ある。

以下にこの発明を説明する。

この発明は、２入力端子源に第１のスイッチ　−ング手
段によってそれぞれ接続される２人力と、後続回路に第
２のスイッチング手段によってそれぞれ接続される２出
力とで成る差動増幅器に関するもので、第１及び第２の
スイッチング手段をスイッチングクロック発生器のクロ
ッりによって、第１入力が第１入力電圧源に、第２人力
が第２入力端子源に接続されると共に、後続回路が第１
出力に接続されるようにするか、あるいは第１入力が第
２入力端子源に、第２人力が第１入力電圧源に接続され
ると共に、後続回路が第２出力に接続されるように切換
え、さらにスイッチング周波数による出力の変動を除去
するたあの低域フィルタを第２のスイッチング手段の出
力端子と後続回路との間に接続するようにしたものであ
る。

この発明は次のような事実に基づいている。

例えば、ＭＯＳ型トランジスタによって構成された差動
増幅器において、一方の入力段のトランジスタのスレッ
ショルド電圧が他方の入力段のトランジスタのスレッシ
ョルド電圧と異なる場合のように、差動増幅器内に何ら
かの非対称性があれば、ある程度のオフセット電圧が生
じる。ここで、非対称性の原因となっている素子を変換
すれば、つまり上述の例では、差動増幅器の２個の入力
段に接続されているＭＯＳ型トランジスタを交換すれば
、同様の非対称性によって大ささは同じで極性の反対と
なった結果をもたらす。このような交換によって、等し
い大きさで極性の異なるオフセット電圧が生じることに
なる。そこで、２人力と２入力端子源との接続及び２出
力と後続回路との接続を周期的に切換エルことによって
、極性の変化するオフセット重態が得られるが、このオ
フセット電圧を低域フィルタに通せば、差動増幅器の入
力段に等しい入力電圧が供給されている場合、低域フィ
ルタの出力電圧は零となる。そして、従来の差動増幅器
に対して、２個のスイッチング手段及び低域フィルタを
付加することは可能であるし、また非対称性の原因とな
る回路素子を上述のような意味で切換えるようにした差
動増幅器を構成することもできる。

この発明のＮＳｌの実施例では、第１のスイッチング手
段は差動増幅器の第１の入力を第１の入力電源に接続す
る第１の制御可能なスイッチと、差動増幅器の第１の入
力を第２の入力電圧源に接続する第２の制御可能なスイ
ッチと、差動増幅器の第２の入力を第２の入力電圧源に
接続する第３の制御可能なスイッチと、差動増幅器の第
２の入力を第１の入力電圧源に接続する第４の制御可能
なスイッチとで成っており、第２のスイッチング手段は
出力端子を差動増幅器の第１出力に接続すΔ第５の制御
可能なスインる。そして、この実施例では、スイッチン
グクロック発生器は、第１．゛第３及び第５のスイッチ
の制御入力に直接、かつ第２．第４及び第６のスイッチ
の制御入力にインバータを介して供給されるスイッチン
グパルスをデユーティサイクル５０％で発生するように
なっている。このような差動増幅器は一般的なＩＣ設計
で作製されるものであり、スイッチング手段及び低域フ
ィルタは外部回路要素として付加され得るものである。

また、この発明の他の実施例では全てがモノリシック集
積化され、制御端子がそれぞれ差動増幅器の入力の１つ
に接続された２つのトランジスタで構成され、各トラン
ジスタの主通路は負荷と２つの出力を形成するトランジ
スタ及び負荷の間の節点とに直列に接続され、第１のト
ランジスタの制御端子はｌｓｌのスイッチングトランジ
スタの主通路を介して第１の入力端子に接続されると共
に、第２のスイッチングトランジスタの主通路を介して
差動増幅器の第２の入力端子に接続され、第２のトラン
ジスタの制御端子は第３のスイッチングトランジスタの
主通路を介して第２の人力端子に接続されると共に、第
４のスイッチングトランジスタの主通路を介しての差動
増幅器の第１の入力端子に接続され、出力端子は第５の
スイッチングトランジスタの主通路を介して第１の出方
に接続されると共に、第６のスイッチングトランジスタ
゛の主通路を介して差動増幅器の第２′の出方に接続さ
れている。そして、第１．第３及び第５のスイッチング
トランジスタの制御端子は直接スイツチングクロック発
生器の出力に接続され１、　第２．第４及び第６のスイ
ッチングトランジス２、夕の制御端子は、インバータを
介してスイッチングクロック発生器の出力に接続されて
いる。

さらに、この発明の特別な実施例では、差動増幅用の２
つのトランジスタが第１及び第２の負荷トランジスタで
形成される負荷にそれぞれ結合されている。そして、第
２のトランジスタ及び第２の負荷トランジスタの間の節
点が差動増幅器の第１の出力を形成し、第１のトランジ
スタ及び第１の負荷トランジスタの間の節点が差動増幅
器の第２の出力を形成している。第１及び第２の負荷ト
ランジスタの制御端子は、差動増幅器の出力の１つに接
続されている共通回路節点に接続されている。この共通
回路節点は第７のスイッチングトランジスタの主通路を
介して第１の出力に接続されると共に、第７のスイッチ
ングトランジスタの主通路を介して差動増幅器の第２の
出力に接続されている。そして、第７のスイッチングト
ランジスタの制御端子は、インバータを介してスイッチ
ングクロック発生器の出力に接続され、第８のスイッチ
ングトランジスタの制御端子は直接スイッチング、クロ
ック発生器の出力に接続されている。

次に、この発明を図面を参照して説明する。

まず、この発明の基本原理を説明するために、従来の差
動増幅器の回路構成を第１図に示す。

この差動＃！幅器は、反転入力Ｅｌと、非反転入力Ｅ２
と、出力Ａとで成っている。第１入力電圧ＶＩＮ−は反
転入力Ｅ１と供給電圧線ｖｓｓとの間に印加される。第
２入力端子ＶＩＮ−は非反転入力端子Ｅ２と供給電圧線
ＶＳＳとの間に印加される。そして、出力電圧ｈｒは出
力端子Ａと供給電圧線ｖｓｓとの間に生しる。差動増幅
器には、２個のＭＯＳ型増幅トランジスタＭｌ及びＮ２
があり、そのゲートはそれぞれ反転入力Ｅ＋及び非反転
入力Ｅ２に接続されている。さらに、　　ＭＯ９型負荷
トランジスタＭ３及びＮ４が、それぞれ増幅トランジス
タＭｌ及び’Ｍ２と直列に接続されている。負荷トラン
−ジスタＭ３及びＮ４は供給電圧Ｍ　ＶＳＳに接続され
ているが、増幅トランジスタＮ１及びＮ２は電流源１を
介して供給電圧線ｖＤＤに接続されている。そして、負
荷トランジスタＭ３及びＮ４のゲートはお互いに接続さ
れると共に、増幅！・ランジスタＭｌ及び負荷トランジ
スタＭ３の接続点に接続されている。

ここで、増幅トランジスタ旧及びＮ２は完全に等しい特
性を有し、また負荷トランジスタＮ３及びＮ４は完全に
等しい特性を持っているものとすると、差動入力電圧が
印加されていない時、つまりＶＩＮ−”ＶＩＮ−の時、
出力電圧はｖｏｕ’ｒ０＝ＶＧＳ（Ｎ３．Ｎ４） となる。ここで、ＶＧＳ（Ｎ３，８４）は負荷トランジ
）りＮ３及びＮ４の、ゲートと供給電圧線ＶＳＳの間の
電圧である。

もし、増幅トランジスタにｌ及びＮ２の間にスレ７シヨ
ルド電圧に関して多少の差異があり、一方、負荷トラン
ジスタＮ３及びＮ４はなお完全に等しいとすると、出力
電圧は次のようになる。

、　ｖＯＵＴ　”ｖＯＵＴｏ　＋ＡＯ”　（ｖＴＭＩ−
ｖＴＭ２）・・・・・・・・・（１） ここで、ＶＯＵＴｏは全てのトランジスタの特性が完全
に等しい場合に得られる出力電圧、　Ａｏは開ループゲ
インであり、（ＶＴＭＩ−ＶＴＭ２）はトランジスタＮ
１及びＮ２の間のスレ７シヨルド電圧の差である。例え
ばＡｏ　＝１００．　（ＶＴＭＩ−Ｖ７Ｈ２）＝５ｍＶ
とすると、出力電圧ＶＯＵＴはＶＯＵＴ０＋５００ｍＶ
となる。

マタ、ｖＴＭ２＝ｖＴＭｌ中５ｍｖ、ツまり（ＶＴＭＩ
−ＶＴＭ２）”−５Ｉｖとすれば出力電圧ＶＯＵＴはＶ
ＯＵＴｏ−５００ｍＶとなる。

増幅トランジスタ旧及びＮ２のドレイン同士、　　　　
　　゛ゲート同士をそれぞれ第２図に示すように交換し
ても、つまり、増幅トランジスタ旧のゲートを反転入力
Ｅｌに接続し、増幅トランジスタＭ２のゲートを非反転
入力Ｅ２に接続し、増幅トランジスタ旧のドレインを出
力端子Ａに接続して、増幅トランジスタＭ２のドレイン
を負荷トランジスタＭ３及びＮ４の共通ゲートに接続し
ても、同様の結果、が得られる。

この回路では、次のような出力電圧が得られる。

ＶＯＵＴ”　ｖＯＵＴｏ　−”　°（ｖＴＭＩ−ＶＴＭ
２）・・・・・・・・・（２） 上記（１）及び（２）式から分るように、増幅トランジ
スタＭｌとＭ２の間に何らかの非対称性が存在すると、
第１図の場合の回路と第２図の場合の回路とでは、出力
電圧は極性は異なるが同じ大きさだけ変化する。そして
、非対称性には、増幅トランジスタ旧のスレッシせルド
電圧と、増幅トランジスタＭ２のスレッショルド電圧と
の差異ばかりでなく、オフセット誤差を生じるような全
ての種類の非対称性９例えばトランジスタ構造の幾何学
的な差異やゲインの違いなどが含まれる。

この事実を利用してこの発明では、差動増幅器の２出力
を周期的に切換えることによって、出力のオフセット電
圧の極性を周期的に逆転させるようにしている。極性が
周期的に変化するこの出力信号は、後続の低域フィルタ
によって平均化される。そして、差動増幅器の２人力に
おいて、入力信号が印加されていない場合や等しい入力
信号が印加されている場合には、低域フィルタの出力電
圧は零となり、このようにしてオフセット誤差が除去さ
れることになる。差動増幅器の出力の周期的な切換えに
よって、出力信号の極性が周期的に変化することのない
ようにするために、入力段も周期的に切換えられる。つ
まり、出力の切換えに同期して入力も切換えられる。な
お、この切換えによって生じる可能性のある入力信号の
スイッチングノイズは、低域フィルタによって除去され
る。

第３図は、従来型の差動増幅器［ＩＶにこの発明を適用
してオフセット誤差をなくすようにした実施例の回路構
成図であり、従来型の差動増幅器ＤＶは、反転入力Ｅｌ
、非反転入力Ｅ２．非反転出力Ａ１及び反転出力Ａ２で
成っている。第１のスイッチング手段としての４個の制
御スイッチＳｌ、Ｓ２．Ｓ３及びＳ４ハ、　差動増幅器
ＤＶ（７）　２　人力Ｅｌ及びＥ２と入力電圧端子Ｕｔ
及びＵ２との間に接続されている。そして、反転入力Ｅ
ｌはスイッチＳｌを介して第１入力電圧端子Ｕｌに接続
されると共に−、スイッチＳ２を介して第２入力端子端
子ｕ２に接続されている。非反転入力Ｅ２はスイッチＳ
３を介して第２入力端子端子Ｕ２に接続されると共に、
スイッチＳ４を介して第１入力端子端子Ｕ１に接続され
ている。

第２のスイッチング手段としての制御スイッチＳ５及び
Ｓ６と低域フィルタＴＰとの直列接続が、差動増幅器の
２出力と後続回路端子Ｚとの間に接続されている。差動
増幅器Ｄｖの非反転出力Ａ１はスイッチＳ５を介して第
２のスイッチング手段の出力端子Ｏに接続され、差動増
幅器ＤＶの反転出力Ａ２はスイッチＳ８を介して出力端
子Ｏに接続されている。低域フィルタＴＰは第２のスイ
ッチング手段の出力端子Ｏと後続回路端子Ｚとの間に接
続されている。

スイッチＳ１．Ｓ３．及びＳ５又を本スイッチＳ２．Ｓ
４及びＳ６が交互に導通状態となるように、クロック発
生器Ｃはデユーティサイクル５０パーセントのスイッチ
パルスを発生する。クロックの周波数は、差動増幅器に
よって増幅される入力信号の周波数よりも充分に高い程
度のものとする。例えば、入力信号の周波数が直流レベ
ルから可聴周波数の範囲までであると仮定すると、クロ
ック周波数は数１００ＫＨｚのオーダとするのが望まし
い。ｊして、増幅される入力信号が零であるとすると、
後続回路端子Ｚでは、出力直流電圧ＶＯＵＴ・０が得ら
れる。つまり、従来型の差動増幅器Ｄｖのオフセ・ント
誤差を引起こすようないかなる非対称性も、この発明の
適用によって付加された回路によって出力には現われな
いことになる。

第４図は、第３図において破線で囲まれた回路部分の等
価回路図であり、この発明によるスイッチ手段５ｌ−９
Ｏと低域フィルタＴＰを組合わせて、オフセット誤差を
除去された差動増幅器ＤＶは、オフセット誤差のない差
動増幅器りと同様に動作することになる。この差動増幅
器りにおいて、反転入力は入力電圧端子Ｕｌから印加さ
れ、非反転入力は入力電圧端Ｕ２から印加され。

出力が後続回路端子Ｚから出力される。そして、この等
価回路図の後続回路端子Ｚにおいて得られる出力電圧は
、もはやオフセット誤差によって歪むことはない。

第５図はこの発明の別の実施例の回路構成図であり、モ
ノリシック集積回路に用いられるように構成され１日の
発明を適用したスイッチング手段も差動増幅回路の中に
集積化されて使われるようになっている。この実施例の
回路構成は、増幅トランジスタＴＩ及び負荷トランジス
タＬＴＩの直列接続と、増幅トランジスタＴ２及び負荷
トランジスタＬＴ２の直列接続との並列接続になってお
り、この並列接続は、増幅トランジスタＴｌ及びＴ２の
側において電流源■を介して第１の電圧供給線ＶＤＤに
接続され、負荷トランジスタＬＴＩ及びＬＴ２の側にお
いて、第２の電圧供給線Ｖｓｓに接続されている。増幅
トランジスタＴ１及びＴ２はそれぞれそのドレインを負
荷トランジスタＬＴＩ及びＬＴ２のドレインに接続され
ており、負荷トランジスタＬＴＩ及びＬＴ２のゲートは
共に接続点Ｘに接続されている。

第１入力電圧端子Ｕ１には反転される入力電圧ＶＩＮ−
が印加され、第２入力端子端子には反転されない入力電
圧ＶＩＮやが印加される。そして、出力端子Ｏには差動
増幅器の出力電圧ＶＯＵＴが出力される。

増幅トランジスタＴＩ及びＴ２のゲート端子は、増幅ト
ランジスタＴＩ及びＴ２と負荷トランジスタＬＴｌ及び
ＬＴ２とで成る差動増幅器固有の第１出力ＡＩ及び第２
出力Ａ２によって構成されている。

増幅トランジスタＴ２及び負荷トランジスタＬＴ２の接
続点は差動増幅器固有の第１出力ＡＩであり、また、増
幅トランジスタＴ１及び負荷トランジスタＬＴＩの接続
点は差動増幅器固有の第２出力Ａ２である。

増幅トランジスタ７１やゲートは、第１のスイ・ンチン
グトランジスタＳＴＩを介して入力端子端子Ｕｔに接続
され、第２のスイッチングトランジスタＳＴ２を介して
入力電圧端子Ｕ２に接続されている。同様に、増幅トラ
ンジスタＴ２のゲートは、第３のスイッチングトランジ
スタＳＴ３を介して入力端子端子Ｕ２に接続され、第４
のスイッチングトランジスタ８丁４を介して入力電圧端
子［１に接続されている。出力端子０は、第５のスイッ
チングトランジスタＳＴ５を介して増幅トランジスタＴ
２及び負荷トランジスタＬＴ２の共通ドレインに接続さ
れると共に、第６のスイッチングトランジスタＳＴ８を
介して増幅トランジスタＴｌ及び負荷トランジスタＬＴ
Ｉの共通ドレインに接続されている。、２個の負荷トラ
ンジスタＬＴＩ及びＬＴ２の共通ゲート端子Ｘは、第７
のスイ・ンチングトランジスタＳＴ７を介して増幅トラ
ンジスタＴ２及び負荷トランジスタＬＴ２の共通ドレイ
ン↓と接続されると共に、第８のスイッチングトランジ
スタＳＴ８を介して増幅トランジスタＴ１及び負荷トラ
ンジスタＬＴＩの共通ドレインに接続されている。　　
− そして、２個の増幅トランジスタＴＩ及びＴ２はそれぞ
れＰチャネル８０Ｓ５トランジスタであり、負荷トラン
ジスタＬＴＩ及びＬＴ２．スイッチングトランジスタＳ
ＴＩ〜ＳＴ８はＮチャネルＭＯ３型トランジスタである
。

ス−（、ンチングトランジスタＳＴＩ　、Ｓｉ２　、Ｓ
ｒ１及びＳｉ２のゲート端子は直接クロック線ＣＬＫに
接続され、−・方、スイッチングトランジスタＳＴ２　
、Ｓｒ１、Ｓｒ１及びＳｒ１のゲート端子はインバータ
■を介してクロック線ＣＬＫに接続されている。そして
、このりａ−＋７り線ＣＬＫによって、デユーティサイ
クル５０パーセントの周期的なスイッチングパルスがス
イッチングトランジスタに与えられる。この実施例では
、第５図に示したクロック時間ｔｌにおいて、スイッチ
ングトランジスタＳＴ２、Ｓｒ１．Ｓｒ１及びＳｒ１が
導通状態となり、クロック時ｆｉｔｌｔ２においてスイ
ッチングトランジスタＳＴ１、Ｓｉ２．Ｓｒ１及びＳｉ
２が導通状態となる。

スイッチングトランジスタ５ＴＩ−Ｓｒ１は、増幅トラ
ンジスタＴ１及びＴ２と、反転入力電圧端子Ｕｔ及び非
反転入力電圧端子Ｕ２との間の切換えを行なう、スイッ
チングトランジスタ５丁！及びＳＴＢは、増幅トランジ
スタＴ１及び負荷トランジスタＬＴＩの共通ドレイン端
子又は増幅トランジスタＴ２及び負荷トランジスタＬＴ
２の共通ドレイン端子と、出力端子Ｏとの接続の切換え
を行なう。スイッチングトランジスタＳ？？及びＳＴＢ
は、２個の負荷トランジスタＬＴＩ及びＬＴ２の共通ゲ
ート端子Ｘと、負荷トランジスタＬＴＩ又はＬＴ２のド
レイン端子との接続の切換えを行なう。

スイッチングトランジスタの切換動作により、第５図に
示した回路は、第１図に示した回路か第２図に示した回
路に切換えられることになるが、この切換えに加えて、
負荷トランジスタＬＴＩ及びＬＴ２においてその共通ゲ
ート端子Ｘと、負荷トランジスタＬＴＩ又はＬＴ２との
ドレイン端子との接続が切換えられる。というのは。

第１図及び第２図の回路においてなされた仮。

定、つまり非対称性は２個の増幅トランジスタによって
のみ生じ、一方、２個の負荷トランジスタの特性は完全
に等しいという仮定は現実的ではない、実際の応用では
、２個の負荷トランジスタの間にも同様に非対称性は存
在する。そして、それによる非対称性は、ちょうど増幅
トランジスタによる非対称性がその周期的な切換えによ
って補償されたように、負荷トランジスタの周期的な切
換えによって補償されるのである。

なお、第５図に示した実施例においては、個々のトラン
ジスタはＮチャネルＭＯＳ、ＰチャネルＭＯ９等のユニ
ポーラ型としたが、バイポーラ型のトランジスタを使用
することも可能である。

さらに、増幅トランジスタＴＩ及びＴ２ｊｆトラーンジ
スタの二重結合したダーリントン接続のトランジスタ又
は縦列接続のトランジスタに置換してもよい。

また、供給電圧を低くしたり、電力損失を小さくしたり
する必要がある場合や、大きな同相信号入力電圧範囲を
得たい場合などには、スイッチングトランジスタＳＴＩ
〜５ＴＩ３は、相互に補完するトランジスタ対に置換し
てもよい。

クロック線ＣＬＫのクロックパルスは、デユーティサイ
クル５０パーセントでなければならない−が、この理想
値からのずれは、いかに少なくしてもオフセット電圧 ｖ　　＝ｖ　　　・ａ−ｔＪ　　　　　・・・・・・・
・・（３）ＯＳ　　Ｏ２０ｔ２ を生じる。ここで、ＶＯ５０は補償のない場合のオフセ
ット電圧であり、ｔｌは低レベルのクロック時間、ｔ２
は高レベルのクロック時間である０周波数分割回路を利
用すれば、０．１パーセント以下の非対称性しか持たな
い周期のクロック信号を容易に得ることが可能である。

差動増幅器と他の増幅器を縦列結合して用い、前段の差
動増幅器に対してはこの発明の方法を適用してオフセッ
ト誤差を補償し、後段の増幅器に対しては補償を施さな
い場合、後段の増幅器のスレッショルド電圧によって生
じるオフセット誤差を防止するためには、補償された差
動増幅器の電圧利得はできる限り大きくした方がよい、
というのは、差動増幅器の利得が大きければ大きいほど
、後段の増幅器のスレッシ遷ルド電圧によって生じるオ
フセット誤差を補償するために、前段の差動増幅器に供
給される入力補償電圧は小さくて済むからである。

このことを考慮すると、オフセット補償された差動入力
段と、非補償の単一人力増幅段を持つ２段の差動増幅器
は、オフセット補償しない従来型の回路に比べて少なく
とも２桁小さいオフセット値しか持たないように構成す
ることができる。このため、オフセット電圧値は１００
　ＩＬＶ以下に抑えることが可能となる。そして、温度
によるドリフトは数終Ｖ／”Ｃ！のオーダで減少するか
ら、温度を調整−したドリフト値は高々数井Ｖ／”Ｃに
することができる。

この発明を適用したオフセット補償差動増幅器の応用例
として、第６図に示すいわゆるパンドギ’ｒ−／プ電圧
基準（ｂａｎｄ　ｇａｐ　ｖｏｌｔａｇｅｒｅｆｅｒｅ
ｎｃｅ）回路に利用できる。このような基準源は１．２
５Ｖの基準出力電圧を発生する非常に安定した一定電圧
源であり、その回路構成９機能についての説明は省略す
る。このようなバンドギャップ電圧基準回路は、増幅ト
ランジスタ旧及びＭ２と負荷トランジスタＭ３及びＭ４
とで成る第１図に示したタイプの差動増幅器を含んでい
る。この回路において、出力電圧ｖＧｏの公称値からの
ずれは主として差動増幅器の入力オフセット電圧によっ
て生じる。トランジスタＱｌ及びＱ２の間のベースーエ
ミッタ間電圧、つまりＶＢＥの差はわずか５５ｍＶであ
るから、ｌＯｍＶのオフセット電圧は出力電圧ｖＧｏに
かなりのずれを生じさせる。一般的に言って、このよう
なバンドギャップ電圧基準回路では、出力電圧ＶＧｏは
１．２ｖからＩＯバーセント程度変動し、温度係数は±
５００ｐｐｍ／”０程度である。

トランジスタＭトＩ４を持った差動増幅器の代わりに、
例えば第５図に示したようなこの発明を適用して補償を
行なった差動増幅器を用いれば、出力電力の変動範囲も
ずっと小さくなると共に、温度係数を±１１００ｐｐ／
　”Ｏ以下に抑えることができる。

以上のようにこの発明によれば、上述のような目的１手
段及び利点を充分に満足する差動増幅器を得ることがで
きる。なお、上述では具体例に即してこの発明を説明し
たが、この発明に対して明らかに多くの変形例、修正例
を考えることができる。従って、特許請求の範囲に入る
ような全ての変形例、修正例はこの発明に包含されるも
のである。

【図面の簡単な説明】

第１図は従来の差動増幅器の回路図、第２図はこの差動
増幅器の結線を変更した差動増幅器の回路図、第３図は
従来型の差動増幅器にこの発明を適用した実施例の回路
構成図、第４図はその等価回路図、第５図はこの発明の
別の実施例の回路構成図、第６図は従来型の差動増幅器
の応用例を示す図である。 Ｅｌ・・・反転入力、Ｅ２・・・非反転入力、Ａ・・・
出力端子、Ｍｌ　、　Ｍ２・・・ｌｌｌＯ５型増幅トラ
ンジスタ、■・・・電流源、Ｍ３　、８４・・・負荷ト
ランジスタ、口Ｖ・・・差動増幅器、↑Ｐ・・・低域フ
ィルタ、Ｚ・・・後続回路端子。 出願人代理人　　安　形　雄　三

Claims (1)

1. 【特許請求の範囲】 （１）第１入力電圧源及び第２入力端子源に接続可能な
   第１入力及び第２人力と、後続回路に接続可能な第１出
   力及び第２出力とで成る差動増幅回路において、前記第
   １入力電圧源及び第２入力端子源の各々が第１のスイッ
   チング手段によって前記第１入力及び第２人力のいずれ
   かに接続され、前記後続回路が第２のスイッチング手段
   によって前記第１出力及び第２出力のいずれかに接続さ
   れるようになっており、前記第１のスイッチング手段及
   び第２のスイッチング手段をスイッチングクロ７り発生
   器によって切換え、前記第１入力が前記第１入力電圧源
   に、前記第２人力が前記第２入力端子源に接続されると
   共に、前記後続回路が前記第１出力に接続されるように
   するか、あるいは前記第１入力が前記第２入力端子源に
   、前記第２人力が前記第１入力端子源に接続されると共
   に、前ｉ後続回路が前記第２出力に接続されるようにし
   、かつスイッチング周波数による出力の変動を除去する
   ための低減フィルタを前記第２のスイッチング手段の出
   力端子と前記後続回路との間に接続するようにしたこと
   を特徴とする差動増幅器。 （２）前記第１のスイッチング手段が、前記第１入力を
   前記第１入力電圧源に接続する第１の制御スイフ・チと
   、前記第１入力を前記第２入力端子源に接続する第２の
   制御スイッチと、前記第２人力を前記第２入力端子源に
   接続する第３の制御スイッチと、前記第２人力を前　−
   −配給１入力電圧源に接続する第４の制御スイッチとで
   成ると共に、前記第２のスイッチング手段が、前記出力
   端子を前記第１出力に接続する第５の制御スイッチと、
   前記出力端子を前記第２出力に接続する第６の制御スイ
   ッチとで成り、前記スイッチングクロック発生器がデユ
   ーティサイクル５０パーセントのスイッチングパルスを
   発生して前記第１の制御スイッチ、第３の制御スイッチ
   及び第５の制御スイッチを直接制御すると共に、前記第
   ２の制御スイッチ、第４の制御スイッチ及び第６の制御
   スイッチをインバータを介して制御するようにした特許
   請求の範囲第１項に記載の差動増幅器。 （３）第１のトランジスタＴＩと、これに直列に接続さ
   れた第１の負荷と、第２のトランジスタと、これに直列
   に接続された第２の負荷とで成り、前記第１のトランジ
   スタ及び第２のトランジスタの制御端子がそれぞれ前記
   第１入力及び第２人力に接続され、前記第１のトランジ
   スタ及び第１の負荷の接続点が前記第１出力となり、前
   記第２のトランジスタ及び第２の負荷の接続点が前記第
   ２出力となっている前記差動増幅回路において、前記第
   １のトランジスタの制御端子が前記第１の制御スイッチ
   としてのスイッチングトランジスタな介して前記第１入
   力電圧源に接続されると共に、前記第２の制御スイッチ
   としてのスイッチングトランジスタを介して前記第２の
   入力電圧源に接続され、前記第２のトランジスタの制御
   端子が前記第３の制御スイッチとしてのスイッチングト
   ランジスタを介して前記第２入力端子源に接続されると
   共に、前記第４の制御スイッチとしてのスイッチングト
   ランジスタを介して前記第１入力電圧源に接続され、前
   記出力端子が前記第５の制御スイッチとしてのスイッチ
   ングトランジスタを介して前記第１出力に接続されると
   共に、前記第６の制御スイッチとしてのスイッチングト
   ランジスタを介して前記第２出力に接続され、前記第１
   のスイッチングトランジスタ、第３のスイッチングトラ
   ンジスタ及び第５のスイッチングトランジスタの制御端
   子が前記スイッチングクロック発生器の出力に直接接続
   されると共に、前記第２のスイッチングトランジスタ、
   第４のスイッチングトランジスタ及び第６のスイッチン
   グトランジスタが前記インバータを介して前記スイッチ
   ングクロック発生器の出力に接続されている特許請求の
   範囲第２項に記載の差動増幅器。 （４）前記第１のトランジスタの前記第１の負荷が第１
   の負荷トランジスタであり、前記第２のトランジスタの
   第２の負荷が第２の負荷トランジスタであり、前記第２
   のトランジスタ及び第２の負荷トランジスタの接続点が
   前記第１出力であり、前記第１のトランジスタ及び第１
   の負荷トランジスタの接続点が前記第２出力であり、前
   記第１の負荷トランジスタ及び第２の負荷トランジスタ
   の制御端子が、前記第１出力又は第２出力の一方に接続
   されている共通回路節点に接続されている前記差動増幅
   回路において、前記共通回路節点が前記第７のスイッチ
   ングトランジスタを介して前記第１出力に接続されると
   共に、前記第８のスイッチングトランジスタを介して前
   記第２出力に接続され、前記第７のスイッチングトラン
   ジスタの制御端子が、前記インバータを介して前記スイ
   ッチングクロック発生器の出力に接続されると共に、前
   記第８のスイッチングトランジスタの制御端子が、前記
   スイッチングクロック発生器の出力に直接接続されてい
   る特許請求の範囲第３項に記載の差動増幅器。 （５）使用する全てのトランジスタがＭＯ９型トランジ
   スタである特許請求の範囲第３戸又は第４項に記載の糸
   動増幅器。 （６）前記第１のトランジスタ及び第２のトランジスタ
   がＰチャネルＭＯＳ型トランジスタであり、他のトラン
   ジスタがＮチャネルＭＯＳ型トランジスタである特許請
   求の範囲第５項に記載の差動増幅器。 （７）前記第１のトランジスタ及び第２のトランジスタ
   がＮチャネルＭＯ３型：・ランジスタであり、他のトラ
   ンジスタがＰチャネルＭＯＳ型トランジスタである特許
   請求の範囲第５項に記載の差動増幅器。 （８）前記第１のスイッチングトランジスタから前記第
   ８のスイッチングトランジスタまでの各々がＣｌ４Ｏ５
   型トランジスタ対で構成されている特許請求の範囲第５
   項に記載の差動増幅器。 （９）前記第１のトランジスタ及び第２のトランジスタ
   がそれぞれダーリントン接続トランジスタで構成されて
   いる特許請求の範囲第３項乃至第８項のいずれかに記載
   の差動増幅器。 （ｌＯ）前記第１のトランジスタ及び第２のトランジス
   タがそれぞれ縦列接続トランジスタで構成されている特
   許請求の範囲第３項乃至第８項のいずれかに記載の差動
   増幅器。 （１１）使用する全ての構成要素をモノリシック集積化
   するようにした特許請求の範囲第１項乃至第１０項のい
   ずれかに記載の差動増幅器。