JPS5915075Y2 - フイルムキヤリヤテ−プ - Google Patents

フイルムキヤリヤテ−プ

Info

Publication number
JPS5915075Y2
JPS5915075Y2 JP1976134346U JP13434676U JPS5915075Y2 JP S5915075 Y2 JPS5915075 Y2 JP S5915075Y2 JP 1976134346 U JP1976134346 U JP 1976134346U JP 13434676 U JP13434676 U JP 13434676U JP S5915075 Y2 JPS5915075 Y2 JP S5915075Y2
Authority
JP
Japan
Prior art keywords
inner film
film
lead
semiconductor device
carrier tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1976134346U
Other languages
English (en)
Other versions
JPS5351181U (ja
Inventor
俊夫 岡
Original Assignee
松下電子工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 松下電子工業株式会社 filed Critical 松下電子工業株式会社
Priority to JP1976134346U priority Critical patent/JPS5915075Y2/ja
Publication of JPS5351181U publication Critical patent/JPS5351181U/ja
Application granted granted Critical
Publication of JPS5915075Y2 publication Critical patent/JPS5915075Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Packaging Frangible Articles (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

【考案の詳細な説明】 本考案はフィルムキャリヤ組立法による半導体装置の組
み立てにおいて使用するフィルムキャリヤテープの構造
に関する。
従来のフィルムキャリヤ組立法で組み立てられる半導体
装置の中でミニサブストレート型と称される構造の半導
体装置は、パッケージの小型軽量化を目的としており、
半導体装置のリードのピッチおよびリード巾が狭く、ま
たリード長が短かいため、プリント基板へのリード取付
け(半田付)に際して位置合せの装置を必要とする。
またX、Y方向のずれや角度のずれを生じ易く、プリン
ト基板への組立歩留りが低下する問題もある。
第1図、第2図および第3図に従来の一例を示す。
第1図は従来のフィルムキャリヤテープの一例を示し、
フィルムキャリヤテープ基材(ポリイミドフィルム)1
にはテープ自動送り用のスプロケット孔2、半導体素子
の大きさよりもやや大きいキャラクタ−ホール3ならび
に半導体素子と接続する導体4の延長が外部接続用リー
ドとなる導体リード5を取り出すための外部接続用リー
ド孔6がエツチングおよびパンチングによって設けられ
ている。
孔6の内側にあるインナーフィルム(ポリイミド)7は
前記孔6によってテープフィルム(ポリイミド)1とは
分離されているが、導体リード5によって機械的に固定
されている。
場合によってはインナーフィルム7の一部がテープフィ
ルム1に直接繋って一体化されているものもある。
第2図は半導体素子8を導体リード5に接続し、前記半
導体素子8の表面および裏面とインナーテープの表面お
よび裏面とをメルトキャスティング法(エポキシペレッ
トを素子の上にのせ、加熱溶融硬化して樹脂封止)によ
り樹脂封止した状態を示し、10が封止用樹脂である。
第3図は、第2図で示す半導体装置を切断線11に沿っ
て切断した後の完成品半導体装置を示す図である。
図中9で示す半導体装置の外部リードは、プリント基板
上の配線導体にリード付けされる。
しかし前記外部リード9の巾およびリード間隔は約Q、
5mm前後と微少であり、かつリード長も数mm程度で
あるため、X、Y方向のずれ、回転角のずれを調節する
必要があり、これらの位置合せが必要となる。
なお、かかるずれが修正されずに残つた場合にはプリン
ト基板上の配線と前記半導体装置の外部リードとの接続
が不完全となりプリント基板への組立歩留りに低下をき
たす。
本考案は、上述した不都合を排除するべくなされたもの
で、正確かつ迅速に位置合せを行なえるパッケージを提
供するためのフィルムキャリヤテープの形状にかかり、
インナーフィルムの外周の少くとも2部分に凹欠部を設
けたことに特徴を有する。
すなわち、タルトキャスティング法の下で溶融せしめら
れる樹脂の流れはその表面張力によりインナーフィルム
の形状に規制され、平面的にはインナーフィルムと殆ん
ど同形状のパッケージが得られる。
本考案のフィルムキャリヤテープを用いるならば、パッ
ケージにも凹欠部が形成され、この凹欠部の位置によっ
て、プリント基板への取付けに際しての位置決めを簡単
に行うことができる。
以下第4図〜第6図を参照して本考案を詳細に説明する
第4図は本考案の一実施例にかかるフィルムキャリヤテ
ープに半導体素子を接続した状態を示す。
テープ基材(ホリイミドフイルム)12には従来と同様
スプロケットホール13.キャラクタ−ホール14およ
び外部接続用リード孔15が、エツチングおよびパンチ
ングによって設けられており、また、インナーフィルム
16は外部接続用リード孔15によりテープ基材12か
ら分離されている。
半導体素子17と導体リード18はテープ基材12とイ
ンナーフィルム16にそれぞれ接着され、また、導体リ
ード18の先端が半導体素子の電極に接続されているた
め、インナーフィルム16はテープ基材12へ機械的に
固定されていることになる。
さらに、インナーフィルム16の周辺には、凹欠部19
aと19bが形成されている。
この凹欠部19 aと19bは封止樹脂に埋め込まれる
ことなくこれに凹欠部をもたらす深さに形成されている
第5図は第4図で示した組立構体における半導体素子1
7とインナーフィルム16の双方の表面および裏面をメ
ルトキャスティング法により一定量の樹脂で封止し、こ
ののち第4図の切断線20に沿って切断して得た微少フ
ラットパッケージの完成品の外形を示す図である。
図中、21および22は表面側と裏面側の外装用樹脂、
23は外部リードである。
なお樹脂による封止は一定量のエポキシペレットを加熱
溶融してなされるものであり、加熱溶融したエポキシ樹
脂はインナーフィルム16の周縁部まで流れるものの、
その表面張力によりインナーフィルムの形状に規制され
て硬化する。
したがって、外装樹脂にも凹欠部24が形成される。
第6図はこのようにして形成された半導体装置25の外
部リード23をプリント基板26の導体配線27に接続
し、半導体装置をプリント基板へとりつける状態を示す
図である。
かかるとりつけに際しては、プリント基板26の下部に
これを固定するための固定板28を配置し、この固定板
に設けたピア29a、29bをプリント基板の孔30a
、30bに挿通してプリント基板を固定する。
なお、固定板28には半導体装置の外装樹脂に形成され
た凹欠部24と嵌合しうるピン31が形成されているた
め、このピン31により半導体装置はプリント基板上へ
正しく位置決めされる。
すなわち、半導体装置のプリント基板へのとりつけが容
易になり、正確、かつ迅速に取り付けを行なうことが出
来る。
特にインナーフィルムに形成する凹欠部の形状を円弧状
とするならば、外装樹脂の凹欠部の形状も含め、外装樹
脂全体がなめらかな曲線を呈し、このため、外装樹脂の
凹欠部24へのピン31の嵌入は極めて円滑になる。
以上説明してきたところから明らかなように、本考案に
かかるフィルムキャリヤテープを使用してなる半導体装
置は、その外装樹脂の少くとも2部分に凹欠部が形成さ
れるものとなり、この凹欠部の存在によりプリント基板
への取り付は時に半導体装置の位置規制を容易になすこ
とが可能となり、その作業能率の向上は勿論のことプリ
ント基板への組立歩留りの向上をはかることができる。
【図面の簡単な説明】 第1図は導体リードのとりつけられた従来のフィルムキ
ャリヤテープを示す図、第2図は同フィルムキャリヤテ
ープに半導体素子を取り付け、さらに樹脂封止を行った
のちの状態を示す図、第3図は完成した半導体装置を示
す図、第4図は本考案の一実施例にかかるフィルムキャ
リヤテープを用い、半導体素子の取り付けまでをなした
状態を示す図、第5図は完成した半導体装置を示す図、
第6図は同半導体装置をプリント基板へとりつける状態
を示す図である。 12・・・・・・フィルム基板(ポリイミド)、15・
・・・・・外部接続用リード孔、16・・・・・・イン
ナーフィルム、17・・・・・・半導体素子、18・・
・・・・導体リード、19 a 、19 b・・・・・
・凹欠部、21.22・・・・・・外装用樹脂、23・
・・・・・外部リード、24・・・・・・外装樹脂の凹
欠部、25・・・・・・半導体装置、26・・・・・・
プリント基板、27・・・・・・導体配線、28・・・
・・・固定板。

Claims (1)

    【実用新案登録請求の範囲】
  1. 半導体基板配置用の開孔が穿たれて環状形とされ、前記
    開孔内に配置される半導体基板に一端が接続される導電
    リードの一部を接着固定するとともに、封止樹脂内へ全
    域が埋入されるインナーフィルム部と、同インナーフィ
    ルム部とは外部接続用リード孔で分離され、かつインナ
    ーフィルム部を包囲するとともに、前記導電リードの他
    端を接着固定するテープ基材部とからなる樹脂封止形微
    小フラットパッケージ半導体装置用フイルムキャノヤテ
    ープの、前記インナーフィルム部の周辺の少くとも2部
    分に、封止樹脂に埋め込まれることなくこれに凹欠部を
    もたらす深さの凹欠部を設けたことを特徴とするフィル
    ムキャリヤテープ。
JP1976134346U 1976-10-05 1976-10-05 フイルムキヤリヤテ−プ Expired JPS5915075Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1976134346U JPS5915075Y2 (ja) 1976-10-05 1976-10-05 フイルムキヤリヤテ−プ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1976134346U JPS5915075Y2 (ja) 1976-10-05 1976-10-05 フイルムキヤリヤテ−プ

Publications (2)

Publication Number Publication Date
JPS5351181U JPS5351181U (ja) 1978-05-01
JPS5915075Y2 true JPS5915075Y2 (ja) 1984-05-04

Family

ID=28743280

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1976134346U Expired JPS5915075Y2 (ja) 1976-10-05 1976-10-05 フイルムキヤリヤテ−プ

Country Status (1)

Country Link
JP (1) JPS5915075Y2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6111609Y2 (ja) * 1980-04-08 1986-04-12
JPS6314155Y2 (ja) * 1981-02-04 1988-04-20
JPH0310462Y2 (ja) * 1985-07-22 1991-03-14
JPS62115175U (ja) * 1985-11-30 1987-07-22
JPS62119588U (ja) * 1986-01-23 1987-07-29

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS558624B2 (ja) * 1971-09-29 1980-03-05

Also Published As

Publication number Publication date
JPS5351181U (ja) 1978-05-01

Similar Documents

Publication Publication Date Title
US5717252A (en) Solder-ball connected semiconductor device with a recessed chip mounting area
US20050258544A1 (en) Substrate for solder joint
TW538656B (en) Recognition device, bonding device and method for preparing circuit device
US6225573B1 (en) Method for mounting terminal on circuit board and circuit board
JP2003017517A (ja) 混成集積回路装置およびその製造方法
JP3391282B2 (ja) 電子部品の製造方法
JPH11163044A (ja) プリント配線板および電子部品実装方法
JP4946959B2 (ja) 半導体装置の製造方法
JP2555720B2 (ja) 半田バンプ部品の実装方法
JPH07114216B2 (ja) フィルムキャリヤ型半導体装置の実装方法
JP2001284413A (ja) 半導体装置及び半導体装置用基板
JP3924073B2 (ja) 回路基板と導体片との接続方法
JPH05235091A (ja) フィルムキャリア半導体装置
JPH0356053Y2 (ja)
KR200153438Y1 (ko) 탭테이프를 이용한 칩스케일 패키지
JP2005150385A (ja) 半導体素子の基板組付方法
JP3080049B2 (ja) 集積回路チップの実装構造および方法
JPH01135050A (ja) 半導体装置
JPH064582Y2 (ja) フィルムキャリア
JP2553615B2 (ja) フィルムキャリア
JP3349361B2 (ja) 半導体装置及びその製造方法
JPH073646Y2 (ja) 半導体装置の構造
JPH04184951A (ja) 半導体素子実装方法
JPH04370995A (ja) Pga型電子部品の面実装方法
JPH04246885A (ja) パッドグリッドアレイパッケージの基板実装方法