JPS5915566B2 - 発振回路 - Google Patents

Description

【発明の詳細な説明】 本発明はインバータ等に用いられる発振回路に関する。

従来、この種の発振回路としてトランスとトランジスタ
との組合わぜによる一方プロッキング発振器が知られて
いるが、この発振器は電力効率が悪くまたパルス発生の
高速化が困難であるという欠点を有していた。

従って、本発明の目的は、電力効率が良くかつ・パルス
を高速で発生できる発振回路を提供することである。

本発明を図示実施例を参照して以下に詳細に説明する。

第１図は本発明の発振回路の実施例を示す図である。

本実施例は、ｎｐｎトランジスタＴｒ、ｎチャンネル電
界効果トランジスタＦＥＴ１、ｎチャンネル電界効果ト
ランジスタＦＥＴ２、トランスＴ、抵抗Ｒ１スイッチＳ
、直流電源により構成されている。

ダイオードＤは以降に述べるように必要な場合にはｎチ
ャンネル電界効果トランジスタＦＥＴ１のゲートＧ１と
ｎチャンネル電界効果トランジスタＦＥＴ２のゲートＧ
２との間に接続される。

トランジスタＴｒのベースＢはｐチャンネル電界効果ト
ランジスタＦＥＴ２のドレインＤ２に接続され、このｎ
チャンネル電界効果トランジスタＦＥＴ２のソースＳ２
は抵抗Ｒを介してｎチでンネル電界効果トランジスタＦ
ＥＴ１のソースＳ１に接続されている。

Ｐチャンネル電界効果トランジスタＦＥＴ２のゲートＧ
２はトランジスタＴｒのコレクタＣに接続され負帰還ル
ープを形成する。

直流電源からの直流電圧■ＥはスイッチＳによりオン・
オフされ、トランスＴの１次側コイルＬ１を介してトラ
ンジスタＴｒのコレクタＣに加えられる。

今、スイッチＳを閉じると直流電源の直流電圧ｖＥによ
り電流がｎチャンネル電界効果トランジスタＦＥＴ１の
ソース・ドレイン間抵抗Ｒ８Ｄ１、抵抗Ｒ及びｐチャン
ネル電界効果トランジスタＦＥＴのソース・トレイン間
抵抗Ｒ８Ｄ２を通ってトランジスタＴｒのベースＢに流
れる。

このため、トランスＴの１次側コイルＬ１を介して、電
流がトランジスタＴｒのコレクタからエミッタに流れて
トランジスタＴｒのコレクタ電位すなわちＣ点の電位が
下がりはじめると、ｎチャンネル電界効果トランジスタ
ＦＥＴ１のゲート・ソース間が逆バイアスされてこの電
界効果トランジスタＦＥＴ、をカットオフするように作
用し、トランジスタＴｒのベース電流が遮断されコレク
タ電流ｉｃが減少し始める。

この結果、トランジスタＴｒのコレクタＣに１次側コイ
ルＬ１のリアクタンスＬ １’ 吉コレクタ電流減少率
ｄｉｃΔ■との積Ｌ １’ ｄ ｉ ｃ／ｄ ｔに比例
した逆起電力が発生してコレクタＣの電位は急速に上昇
する（第２図参照）。

更に、このコレクタ電位の上昇により、逆バイアスがｎ
チャンネル電界効果トランジスタＦＥＴ２のゲートＧ２
にも加わりこのトランジスタＦＥＴ２をカットするよう
に作用するので、トランジスタＴｒは急速にオフになる
。

゛トランジスタＴｒのオフ後、１次側コイルＬ
１のエネルギーがなくなると再び最初のスイッチＳのオ
ン状態に戻り、ｎチャンネル電界効果トランジスタＦＥ
Ｔ１、抵抗Ｒ及びｎチャンネル電界効果トランジスタＦ
ＥＴ２を介してトランジスタＴｒのベースＢに電流が流
れてトランジスタＴｒがオンとなり、以下同様の現象を
繰返す。

すなわち、トランスＴの１次側コイルＬ１に発振作用を
生じ２次側コイルＬ２の両端間に交流電圧Ｖｏを取り出
すことができる。

抵抗Ｈの値を変化することによりトランジスタＴｒのベ
ース電流を制御して出力交流電圧Ｖｏの値を制御できる
。

この抵抗Ｒは零であってもよい。ダイオードＤはトラン
ジスタＴｒのオフ時の１次側コイルＬ１の逆起電力を利
用する阻止型としてこの発振回路を働かせるときに逆起
電力が電界効果トランジスタＦＥＴ１のゲートＧ１を順
バイアスしないために必要とするものであり、トランジ
スタＴｒのオン時に出力交流電圧Ｖｏを取り出す時には
必要としない。

その場合にはゲートＧ１、Ｇ２間は短路としておく。

このように、本発明の発振回路は前述のような回路構成
にすることにより、トランジスタＴｒのコレクタ・エミ
ッタ間電圧と電界効果トランジスタのピンチオフ電圧と
によってトランジスタＴｒをオン・オフすることにより
１次側コイルＬ１の両端に交流電圧を発生するものであ
る。

第２図は本発明の発振回路の出力交流電圧Ｖ。

の波形を示す図である。

この電圧波形はトランジスタＴｒのコレクタ電位を示す
ものである。

本発明の発振回路の利点としては、 （１）従来のトランジスタの飽和あるいは磁気飽和等を
用いた一方インバータとは異なり、トランジスタまたは
磁気素子は不飽和で使用可能となりそのため電力損失が
少なくできかつ高速パルス発生に適すること、 （２）従来の磁気飽和型発振回路では発生パルス幅が電
源電圧または磁心温度等により大きく影響されるが、本
発振回路ではトランジスタＴｒのコレクタ・エミッタ間
電位差が電界効果トランジスタＦＥＴ１のゲート・ソー
ス間を逆バイアスするまでの時間と１次側゛コイルＬ１
のリアクタンスとによってパルス幅が決まるため電源電
圧等の影響が少ないこと、 （３）従来の磁気飽和型発振回路のようにトランジスタ
のコレクタ電流が磁気飽和時に大きく流れることがない
ので回路構成が極めて簡単であること、等が挙げられる
。

本実施例においては、ｎｐｎ トランジスタ、ｎチャン
ネル電界効果トラフジ反りＦＥＴ１及びｎチャンネル電
界効果トランジスタＦＥＴ２で構成した発振回路につい
て説明したが、ｎｐｎトランジスタのかわりにｎチャン
ネル電界効果トランジスタを用いても同様の発振回路を
得ることができる。

本発明の発振回路のトランジスタ、電界効果トランジス
タには接合形、ＭＯ３形共に使用可能である。

本発明の発振回路は一般の発振回路として使用できるこ
とは当然であるが、特にガス点火装置、インバータ、パ
ルス発生回路、モータ制御等に適している。

【図面の簡単な説明】

第１図は本発明の発振回路の実施例を示す図である。 第２図は第１図の発振回路の出力交流電圧波形を示す図
である。 〔符号説明〕、Ｔｒ：ｎｐｎトランジスタ、Ｓ：スイッ
チ、ＦＥＴＩ ：ｎチャンネル電界効果トランジスタ、
ＦＥＴ２：ｎチャンネル電界効果トランジスタ、Ｌ１ニ
ドランスＴの１次側コイル、Ｌ２ニドランスＴの２次側
コイル、■Ｅ：直流電圧、ｖｏ：出力交流電圧、Ｒ：抵
抗、Ｄ：タイオード。

Claims (1)

1. 【特許請求の範囲】 １ 直流電源をスイッチを介してｎチャンネルの第１の
   電界効果トランジスタのドレインに、この第１の電界効
   果トランジスタのソースをｐチャンネルの第２の電界効
   果トランジスタのソースに、この第２の電界効果トラン
   ジスタのドレインをｎｐｎトランジスタのベース（また
   はｎチャンネルの第３の電界効果トランジスタのゲート
   ）にそれぞれ接続して閉ループを形成し、第２の電界効
   果トランジスタのゲートとｎｐｎトランジスタのコレク
   タ（または第３の電界効果トランジスタのドレイン）と
   を接続して負帰還ループを形成し、第１の電界効果トラ
   ンジスタのドレインとｎｐｎトランジスタのコレクタ（
   または第３の電界効果トランジスタのドレイン）との間
   にトランスの１次側コイルを接続し、第１、第２の電界
   効果トランジスタのゲート間を接続し、ｎｐｎトランジ
   スタ（または第３の電界効果トランジスタ）がオンの時
   に直流電源電圧によりトランスの１次側コイルに発生し
   た逆起電力を用いて２次側コイルに交流電圧を発生する
   ことを特徴とする発振回路。 ２、特許請求の範囲第１項記載の発振回路において、ｎ
   ｐｎトランジスタ（または第３の電界効果トランジスタ
   ）がオフの時に２次側コイルに交流電圧を発生するため
   に、ダイオードを第１及び第２の電界効果トランジスタ
   のゲート間に１次側コイルの逆起電力が第１の電界効果
   トランジスタのゲートを順バイアスにしない向きに接続
   したことを特徴とする発振回路。 ３ 特許請求の範囲第１項または第２項に記載の発振回
   路において、抵抗を第１及び第２の電界効果トランジス
   タのソース間に接続しｎｐｎ）ランジスタのベース（ま
   たは第３の電界効果トランジスタのゲート）へ流れる電
   流を制御することを特徴とする発振回路。