JPS5915871A - 車両用配線検査装置 - Google Patents

車両用配線検査装置

Info

Publication number
JPS5915871A
JPS5915871A JP57125585A JP12558582A JPS5915871A JP S5915871 A JPS5915871 A JP S5915871A JP 57125585 A JP57125585 A JP 57125585A JP 12558582 A JP12558582 A JP 12558582A JP S5915871 A JPS5915871 A JP S5915871A
Authority
JP
Japan
Prior art keywords
connector
executed
check
connection
data read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57125585A
Other languages
English (en)
Inventor
Minoru Togashi
富樫 実
Norimasa Kishi
則政 岸
Hitoshi Takeda
均 武田
Sunao Suzuki
直 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP57125585A priority Critical patent/JPS5915871A/ja
Publication of JPS5915871A publication Critical patent/JPS5915871A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66Testing of connections, e.g. of plugs or non-disconnectable joints
    • G01R31/67Testing the correctness of wire connections in electric apparatus or circuits

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、同一コネクタを経由するすべての配線が非
導通であるか否かに基づいて、コネクタの接続不良(抜
は等)を判別するようにした車両用配線検査装置に関す
る。
第1図および第2図に、先に本出願人により提案されて
いる車両用配線検査装置の一例を示す。
なお、この検査装置は、車両の前照灯関係の配線に適用
されたものである。
同図において、マイクロコンピュータで構成された中央
処理装置(以下、これをCPUという)1には、P +
〜P9からなる9個の出力ボートと、■1〜I4からな
る4個の入力ポートと、01〜CBからなる8個のチェ
ックボートとが設(プられている。
入力ポートI+〜I4には、ヘッドランプメインスイッ
ヂS+、ヘッドランブディマスイッチS2、スモールラ
ンプスイッチS3およびパーキングランプスイッチS4
がそれぞれ接続されており、これらのスイッチがオンさ
れると各入力ポートI+ −14には′L″が入力され
る。
また、出力ボートP1〜P8には、スイッチング用パワ
ー1〜ランジスタTr+〜Treのベースが接続されて
おり、各出力ボートP+〜Peに” H”またはII 
L IIが出力されることにより、各トランジスタTr
+〜TraはオンA)するようになされている。
そして、各トランジスタTr+〜Tr6のコレクタは、
右側ヘッドメインランプ1−1.右側ヘツドディマラン
ブL2.右側スモールランプL3゜右側パーキングラン
プl−4+左側ヘツドメインランプ「5.左側へッドデ
イマランプL6.左側スモールランプL7および左側パ
ーキングランプLOの一端へと接続されており、これら
のランプし1〜1−8の他端は共通接続されIC11正
電源+VCCへと接続されている。
他方、前記各トランジスタTr+〜Treのコレクタと
前記各ランプL1〜L8との間をつなぐ配線11〜18
の途中には、それぞれ4回路、を同時に接離可能なコネ
クタA、Bが設けられており、これらのコネクタA、B
によって右側ランプ系または左側ランプ系だけを独立し
て断続可能に構成されている。
また出力ポートP9には、トランジスタTr9のベース
が接続されており、このトランジスタT1・、によって
断線表示用の発光ダイオードD1がオンオフ駆動される
こととなる。
また、チェックボート01〜C8は、前記各トランジス
タTr+〜Traのコレクタに接続されており、従って
後述する配線検査の際に、各トランジスタTr+〜Tr
eのベースに゛1″を供給した場合、コネクタΔ、Bお
J:び各ランプ1.− +〜leが正常である限り、チ
ェックボートC1〜06には゛′1−ド′が入力される
こととなる。
次に、各スイッチ81〜S4の出力に鼾!づいて、各ラ
ンプL1〜L8をオンオフする制御おJ:び各ランプL
1〜L8の断線検査のために、CPU 1において実行
される割込処理プログラムの構成を、第2図のフローチ
ャートに従つ−C説明する。
cpuiは、例えば512μsec間隔の定時割込によ
つ−C1第2図に示す割込処理プログラムを実行づる。
割込処理プログラムが開始されると、まずステップ(1
)が実行されて、CPU1は入力ボート11〜r4の状
態を読込み、これによりスイッチ81〜Soのどれがオ
ンしたかを検出でる。
次いで、ステップ(2)が実行されると、CP()1内
の例えばROMに予め記憶させた、第1表に示すごとき
出カバターンテーブルを参照して、各オンされたスイッ
チに対応するランプ1−1〜1−8の出力点灯パターン
を求める。
次いで、ステップ(3)が実行されると、前記ステップ
(2)で求められた出カバターンに基づいて、出力ポー
トP1〜P8に対して対応するロジック信号“11″ま
たはL″を出力する。
次いで、ステップ(4)が実行されると、ワーキングエ
リア内に設けられた所定の割込カウンタの計数値かに以
上に達したか否かの判定が行われ、K未満の場合にはス
テップ(5)が実行され、上記割込カウンタは+1だけ
インクリメントされることとなる。
これに苅して、ステップ(4)の実行結果が、5− に以上と判定された場合、配線検査プログラムの実行が
開始される。
配線検査プログラムが開始されると、まずステップ(6
)が実行され、前記割込カウンタの内容はクリアされる
次いで、ステップ(7)が実行されると、各出力ポート
P+〜P8に対して、微少幅II L 11パルスが出
力され、各トランジスタTr+〜Traは瞬時の間オフ
状態になされ、この間にステップ(8)が実行されて、
チェックボートC1〜C6を介して各トランジスタTr
+〜Traのコレクタ電位がCP LJ 1へ読込まれ
る。
次いで、ステップ(9)が実行されると、前記ステップ
(8)で各チェックボート01〜Coから読込まれた信
号の内容が、すべで’ l−1”であるか否かに基づい
て、各ランプL1〜L8の断線有無が判定され、その判
定結果がNOlずなわち各トランジスタT’r +〜T
rBのコレクタ電位の何れかが゛冒−°′である場合に
は、ステップ〈10〉が実行され、出力ポートP、に対
して” l−1”が出6− 力される。これにより、トランジスタTr9がオンして
発光ダイオードD1が駆動され、ランプL1〜L8の何
れかが断線していることが表示されることとなる。
次いで、配線検査プログラムが終了すると、CPU1は
割込直前のプログラムへ戻り、以後平常プログラムを実
行し、512μsecが経過するたびに、再び割込処理
プログラムを繰り返し実行し、割込)yウンタのM1数
値かに以上に達づるたびに、配線検査プログラムを繰り
返し実行することとなる。
しかしながら、以上説明した配線検査装置にあっては、
トランジスタTr+〜丁r8のオフ時におけるコレクタ
電位が“L 11であることに基づいて、直ちにこれを
ランプL1〜L8の何れかの断線と判定するように構成
されていたため、コネクタAまたはBの接続不良によっ
てトランジスタTr1〜Traのコレクタ電位が″冒−
″となった場合にも、これをランプL1〜Leの何れか
の断線と誤って表示させる虞れがあった。
この発明は、このような技術的背景に鑑みなされたもの
で、その目的とするところはこの種のコネクタを用いた
車両用配線において、コネクタの接続不良を確実に判別
することができる検査装置を提供することにある。
この発明は、上記の目的を達成するために、同一コネク
タを経由するずべての配線が非導通であるか否かに基づ
いて、コネクタの接続不良を判別することを特徴とする
ものである。
以下に、この発明の二つの実施例を第3図〜第6図に基
づいて説明する。第3図はこの発明の一実施例(以下、
これを第1実施例という)のハードウェア構成を示す回
路図、第4図は同ソフ1〜ウェア構成を示づフローチャ
ートである。
なお、第3図および第4図において、前記第1図および
第2図と同一構成部分については同符号を付して説明は
省略する。
第3図において、CPU1には新たに出カポ−1−P 
1.+ ffi設けられており、この出力ポートP、。
からの出力にJ:ってトランジスタTrlOがオンオフ
制御され、これによりコネクタの接続不良表示用の発光
ダイオードD2が駆動されるようになされている。
また、第3図の回路図においては、コネクタC9D、E
およびFが新たに示されているが、これらのコネクタは
説明の便宜上第1図においては省略したものであって、
特にこの発明に関連して新たに設けられICものではな
い。
次に、第4図のフローチャートについて説明する。この
フローチャートにおいて、ステップ(1)〜(9)につ
いては、前記第2図に示すフローチャー1〜と全く同一
であり、その説明は省略する。
これに対して、ステップ(101)〜(105)につい
ては、この発明に関連して新たに設けられたものである
ため、これらについて以下詳細に説明する。
前記第2図のフローチャートで説明したように、ステッ
プ(9)の実行の結果、チェックボートC1〜C8から
読込まれたすべてのデータがII H11の場合、ステ
ップ(9)の実行結果はYESとな9− リ、配線検査プログラムは終了して、割込直前のプログ
ラムへ復帰する。
これに対して、ステップ(9)の実行の結果、チェック
ボート01〜C6の何れかから読込まれたデータの内容
がL″の場合、ステップ(9)の実行結果はNOとなり
、続いてステップ(101)が実行される。
ステップ(101)が実行されると、まずコネクタAに
関する配線11〜14がすべて非導通状態であるか否か
の判定が行なわれる。この判定は、チェックボート01
〜C4から読込まれたすべてのデータがLL L 11
であるか否かを判定することにより行なわれる。
ここで、チェックボートC1〜C4から読込まれたデー
タがすべてL″の場合、ステップ(101)の実行結果
はYFSとなり、続いてステップ<102)が実行され
て、出ツノボートP toに対して゛トビが出力され、
トランジスタTrlGがオンして、発光ダイオードD2
が駆動され、これにより何れかのコネクタが接続不良状
態にあること一1〇− が表示される。
一方、チェックボート01〜C4から読込まれた各デー
タのすべてが“L ITでない場合には、ステップ(1
01)の実行結果はNoとなり、続いてステップ(10
3)が実行されて、コネクタ△にfJ[]する配線11
〜i!、4がすべて導通状態にあるか否かの判定が行な
われる。この判定は、チェックボートC1〜C4から読
込まれた各データの値がすべてHITであるか否かを判
定することにより行なわれる。
ここで、チェックボートC+〜C4から読込まれた各デ
ータの何れかが“L 11である場合、ステップ(10
3)の実行結果はNoとなり、続いてステップ(104
)が実行されて、出力ボートP9に対して“H”が出力
され、トランジスタTr9がオンして発光ダイオードD
1が駆動され、これにより所定の断線表示が行われるこ
ととなる。
これに対して、チェックボー1−01〜G4から読込ま
れた各データの内容がすべて“H11の場合、ステップ
(103)の実行結果はYESとなり、ステップ(10
4)の実行はスキップされてステップ(105)が実行
される。
ステップ(105)においては、すべてのコネクタ(こ
の例ではAおよびB)について、接続不良あるいは断線
についてチェックが終了したか否かの判定が行われる。
この判定は、例えば予めステップ(101)において所
定のコネクタ数カウンタを「2」にセットしておき、ス
テップ(102)または(104)の終了とともに上記
コネクタ数カウンタを一1ディクリメントし、次いでス
テップ<105)において前記コネクタ数カウンタの内
容がrOJであるか否かを判定することにより行われる
ここで、コネクタ八についての接続不良あるいは断線チ
ェックが終了した時点では、ステップ(105)の実行
結果はNoとなり、続いてステップ(101)が再び実
行されて、コネクタBに関する配線15〜lIIについ
て、J−べての配線が非導通状態にあるか否かの判定が
行われる。
この判定は前述の手法で行われ、チェックボートC5〜
C8から読込まれたデータの内容がすべて“L″である
場合には、ステップ(101)の実行結果はYESとな
り、続いてステップ(102)が実行されて、前述の如
くコネクタ接続不良を示す表示がなされることとなる。
これに対して、チェックボートC5〜C6から読込まれ
た各データの内容の何れかが“′H″である場合、続い
てステップ(103)が実行されて、コネクタBに関す
る配線I?、5〜inがすべて導通状態にあるか否かの
判定が行われる。
ここで、チェックボート05〜CBから読込まれた各デ
ータの何れかが111 ITと判定された場合、ステッ
プ(103)の実行結果はNoとなり、続いてステップ
(104)が実行されて、所定の断線表示が行われるこ
ととなる。
これに対して、チェックボート05〜C8から読込まれ
た各データの内容がすべてHITと判定された場合、ス
テップ(103)の実行結果はYESとなり、続いてス
テップ(105)が実行される。
13− このとき、既にコネクタAおよびBについて接続不良お
よび断線チェックが終了しているためステップ(105
)の実行結果はYESとなり、配線検査プログラムは終
了して割込直前のプログラムへ復帰が行われることとな
る。
以後、512μsecが経過Jるごとに、割込処理プロ
グラムが繰り返し実行され、割込カウンタの計数値がK
に達する度に配線検査プログラムが実行されて、以上説
明した動作が繰り返し実行されることとなる。
以上説明した各チェックボート01〜G8のデータ内容
と、それに対する判断結果との関係を、第2表にまとめ
て示すこととする。
14− かくして、この第1実施例に係わる配線検査装置によれ
ば、ランプL1〜Leの断線と、コネクタAまたはBの
接続不良とを区別して別々の表示器に表示させることが
でき、例えばランプが点灯しない場合その原因がコネク
タAの接続不良にあるにも係わらず、誤ってランプを交
換する等の不都合がなくなり、この種の1〜シラブル旧
時間を短縮することができる。
次に、第5図はこの発明に係わる配線検査装置の他の一
実施例(以下、これを第2実施例という)のハードウェ
ア構成を示す回路図、第6図は同装置のソフトウェア構
成を示すフローチャートである。
なお、第5図および第6図において、前記第3図および
第4図と同一構成部分に付いては、同符号を付して説明
は省略する。
この第2実施例の特徴は、ランプの断線とコネクタの接
続不良とを区別して表示させることができることに加え
、更に何れのコネクタが接続不良を起こしているかまで
をも具体的に表示させたことにある。
第5図において、CPU1には新たに出力ポートP++
〜nが設けられており、これらの出力ポートP+t〜0
から出力される並列データによって、キャラクタディス
プレイ2に対して、接続不良コネクタの内容を示す表示
(例えば、アルファベット)が表示されるように成され
ている。
次に、第6図のフローチャートについて説明する。この
フローチャートにおいて、ステップ(1)〜ステップ(
9)については、前記第2図および第4図のフローチャ
ートの各ステップと同一内容であるため説明は省略する
これに対して、ステップ(201)〜(215)につい
ては、この発明に関連して新たに設けたものであるため
、以下これらについて詳細に説明する。
前述した如く、チェックボートCI〜C8から読込まれ
た各データの内容がすべて゛H″と判定された場合、ス
テップ(9)の実行結果はYESとなり、配線検査プロ
グラムは終了する。
これに対して、チェックボートCI〜CBから読込まれ
た各データの何れかが11 L ITと判定された場合
、ステップ(9)の実行結果はNoとなり、続いてステ
ップ(201>が実行される。
ステップ(201)においては、コネクタEが接続不良
にあるか否かの判定が行われる。この判定は、チェック
ボート01〜C8から読込まれた各データの内容がすべ
てL″であるが否かを判定することにより行われる。
ここで、コネクタEが接続不良にある場合、チェックボ
ートC+−Osから読込まれた各データの内容は当然す
べて“し”となるため、ステップ(201)の実行結果
はYESとなり、続いてステップ(202)が実行され
て、CPU1内の所定のメモリにはコネクタEが接続不
良にある旨のデータが記憶される。
これに対して、チェックボート01〜c8から読込まれ
たデータのすべてがII L IIでない場合、ステッ
プ(201)の実行結果はNOとなり、続いてステップ
<20.3)が実行されて、コネクタ17− Cが接続不良にあるか否かの判定が行われる。この判定
は、チェックボート01〜C4から読込まれたデータの
すべてが11111であるか否かを判定することにより
行われる。
ここで、チェックポーt−C+〜C4から読込まれたデ
ータのすべてがL″となる場合には、コネクタCの接続
不良の場合の他に、コネクタEが接続不良の場合あるい
はコネクタGとト1とが同時に接続不良の場合が考えら
れる。しかしながら、コネクタEの接続不良については
ステップ(201)において既に判定済みであり、また
実際上二つのコネクタが同時に接続不良を起こすことは
極めて希な例であるため問題とはならない。
従って、コネクタCが接続不良にある場合、ステップ(
203>の実行結果はYESとなり、続いてステップ(
204>が実行されて、CPU 1においてはコネクタ
Cが接続不良にある旨のデータが記憶される。
これに対して、チェックボート01〜C1から読込まれ
たデータのすべてが“L″でない場合、〜18− ステップ(203)の実行結果はNoとなり、続いてス
テップ(205)が実行されて、コネクタGが接続不良
にあるか否かの判定が行なわれる。
この判定は、チェックボートC1〜C3から読込まれた
各データのすべてがll L ++であるか否かを判定
することにより行なわれる。
ここで、チェックボート01〜C3から読込まれたデー
タの一!l:べてがL″になる場合には、コネクタGの
接続不良の場合の他に、コネクタEの接続不良の場合、
コネクタCの接続不良の場合が考えられる。しかしなが
ら、コネクタEおよびCの接続不良については、既にス
テップ(201)およびステップ(203)において判
定済であるためここでは問題とならない。
従って、コネクタGが接続不良にある場合、ステップ(
205>の実行結果はYESとなり、続いてステップ(
206)が実行されて、CPU1にはコネクタGが接続
不良にある旨のデータが記憶される。
これに対して、チェックボート01〜C3から読込まれ
たデータのすべてが1l11でない場合、その実行結果
はNoとなり、続いてステップ〈207)が実行されて
、コネクタDが接続不良にあるか否かの判定が行なわれ
る。この判定は、ヂ1ツクポートC5〜C6から読込ま
れたデータのすべてがL 11であるか否かを判定する
ことにより行なわれる。
ここで、ヂエツクポ−1〜05〜C8から読込まれたデ
ータのすべて、がit L ++となる場合には、コネ
クタDの接続不良の場合の他に、コネクタEが接続不良
にある場合あるいはコネクタHとKが同時に接続不良で
ある場合が考えられる。しかしながら、前述したように
、コネクタEの接続不良に付いてはステップ(201)
において既に判定済であり、また二つのコネクタが同時
に接続不良を起こJことは極めて希な例であるため実際
」−問題とはならない。
従って、コネクタDが接続不良にある場合、ステップ(
207)の実行結果はYESとなり、続いてステップ(
208>が実行されて、CPU1にはコネクタDが接続
不良にある旨のデータが記憶される。
これに対して、チェックボートC5〜C6から読込まれ
たデータのすべてが゛L″でない場合、ステップ(20
7>の実行結果はNoとなり、続いてステップ(209
>が実行されて、コネクタKが接続不良にあるか否かの
判定が°行なわれる。
この判定は、チェックボート06〜C8から読込まれた
データのずべてがti L ++であるか否かを判定す
ることにより行なわれる。
ここで、チェックボートC6〜Ceから読込まれたデー
タのすべてが′L″となる場合には、コネクタにの接続
不良の場合の他に、コネクタEが接続不良の場合あるい
はコネクタDが接続不良の場合が考えられる。しかしな
がら、コネクタEの接続不良については既にステップ(
201)において判定済みであり、またコネクタDの接
続不良についてはステップ(207)において既に判定
済みであるため問題とはならない。
従って、コネクタKが接続不良にある場合、ス21− テップ(209>の実行結果はYESとなり、続いてス
テップ(210)が実行されて、CPU 1にはコネク
タKが接続不良にある旨のデータが記憶される。
これに対して、チェックボートC6〜C8から読込まれ
たデータのすべてがII L ++でない場合、ステッ
プ(209)の実行結果はNoとなり、続いてステップ
(211)が実行されて、コネクタ1」が接続不良にあ
るか否かの判定が行なわれる。
この判定は、チェックボートC4,C5から読込まれた
データのすべてがl L IIであるか否かを判定する
ことにより行なわれる。
ここで、チェックボートC<、C5から読込まれたデー
タがすべてL ++となる場合には、コネクタHの接続
不良の場合の他に、コネクタEが接続不良にある場合あ
るいはコネクタCとDとが同時に接続不良にある場合が
考えられる。しかしながら、コネクタEの接続不良につ
いては既にステップ(201>において判定済みであり
、また前述したように二つのコネクタが同時に接続不良
を22− 起こすことは極めて希な例であるため問題とはならない
従って、コネクタ1−1が接続不良にある場合、ステッ
プ(211)の実行結果はYESとなり、続いてステッ
プ(212)が実行されて、c’p u iにはコネク
タI」が接続不良にある旨のデータが記憶される。
これに対して、チェックボーhc4.C5から読込まれ
たデータのすべてが°゛L″でない場合、ステップ(2
11)の実行結果はNoとなり、続いてステップ(21
3>が実行される−0ここで、前述の如くステップ(9
)〜ステップ(212)の実行がすべて終了すると、そ
の間にコネクタの接続不良が発見された場合、CPU 
1の所定のメモリには当該接続不良に係わるコネクタを
現すデータが一組だけ記憶されることとなる。
従って、ステップ(213>が実行されると、上記記憶
内容に基づいて、コネクタの接続不良があったか否かの
判定が行なわれ、何れかのコネクタについて接続不良が
発見された場合、その実行結果はYESどなり、続いて
ステップ(214,)が実行されて、出力ボートPHI
〜nからは、当該接続不Qに係わるコネクタを現す表示
データがtl」力され、この表示データを受けてキャラ
クタディスプ1/イ2には例えばアルファベットr l
−I Jによって、当該接続不良に係わるコネクタが表
示されることとなる。
これに対して、ステップ(213)の実行時点において
、CPU1の所定のメモリに接続不良に係わるコネクタ
を表わすデータが何も記憶されていない場合、ステップ
(213)の実行結果はNOとなり、続いてステップ(
215>が実行されて、出カポ−]〜P9に対して“I
 L I+が出力され、これによりトランジスタTr9
がオンして発光ダイオードD1が駆動され、所定の断線
表示が行われることどなる。
以後、配線検査プログラムは終了して割込直前の処理に
戻り、512μsecが経過するごとに定時割込処理に
よって、割込処理プログラムが繰り返し実行され、その
間に割込カウンタの81数値がKを越えると配線検査プ
ログラムが繰り返し実行され、以上説明した動作が繰り
返し行われることとなる。
以上説明した、各チェックボート01〜C8のデータ内
容と、接続不良に係わるコネクタとの関係を第3表にま
とめて示すこととする。
かくして、この第2実施例に係わる配線検査装置によれ
ば二つ以上のコネクタを順に経由して末端負荷へ向かう
配線群が存在する場合、各コネクタを経由する配線は必
ず二つ以上の並列な別々のコネクタを経由した後より末
端へ向かうように構25− 成したため、負荷の断線とコネクタの接続不良との判別
ができ、この種のトラブルが発生した場合運転者に対し
てより的確な指示を与えトラブル復旧時間を短縮するこ
とができる。
なお、前記第1および第2実施例においては、同一コネ
クタを経由するすべての配線が非導通であるか否かを判
定するための手段として、各フローチャートに示したシ
ステムプログラムをCPLllに実行させることによっ
て行なったが、これをハードロジックによって行なうこ
とができることは勿論である。
すなわち、前記第2表および第3表に示した各チェック
ボートのデータとこれに対応する判定結果との関係を、
ANI)、ORなどのロジック素子によってLSI化し
、同様な機能を達成できることは勿論である。
また、前記第1および第2実施例においては、512μ
secごとに割込処理によってステップ(1)〜ステッ
プ(5)に至る入出力制御を実行し、割込カウンタの泪
数値かに8越えると同時に26− 自動的に配線検査プログラムを実行するように構成した
が、配線検査プログラムの実行については何も自動的に
行なわすとも良く、例えば所定のスタートキーを別途設
け、配線検査プログラムの“開始をマニュアルで指示し
ても良いことは勿論である。
更に、前記第1および第2実施例においては、負荷とし
てランプL1〜[8を示したが、各配線!1〜18に接
続される負荷はランプに限られるものではなく、その他
リレー、モータ等の負荷にも本発明に係わる検査装置は
適用が可能である。
また、前記実施例においては、各配線!1〜18が導通
、非導通であることを検出するための手段として、スイ
ッチングトランジスタTr+〜T1・8を瞬時オフさせ
、その間にコレクタ電位を読取るように構成したが、導
通状態検出手段の構成もこれに限定されるものではなく
、例えば各トランジスタTr+〜Tr8のオン状態にお
いて、各配線11〜℃8が導通状態にある場合と、非導
通状態である場合とでは、各トランジスタのオン抵抗に
よってコレクタ電位の値が若干賃なることを利用し、こ
れを検出しても良く、更に各トランジスタのベースにパ
ルス列を供給し、各コレクタ側に得られるパルス列をカ
ウントして各配線の導通。
非導通を検出する等様々な構成を採用し得ることは勿論
である。
以上の各実施例の説明でも明らかなように、この発明に
係わる車両用配線検査装置にあっては、各配線の導通、
非導通を検出するとともに、その検出結果に基づいて同
一コネクタを経由するすべての配線が非導通であるか否
かを判定するようにしたため、その判定結果に基づいて
コネクタの接続不良を判別することができ、この種のト
ラブルが生じた場合その原因を運転者に対して的確に指
示することができ、トラブル復旧時間を短縮することが
できるとともに、各実施例に示されるように各コネクタ
の接続不良と負荷の断線とを区別して表示するようにす
れば、一層的確な指示を運転者に与えることができるも
のである。
【図面の簡単な説明】
第1図は先に本出願人が提案した配線検査装置のハード
ウェア構成を示すブロック図、第2図は同装置のソフト
ウェア構成を示すフローチャート、第3図は本発明に係
わる配線検査装置の第1実施例のハードウェア構成を示
すブロック図、第4図は同ソフトウェア構成を示すフロ
ーチャート、第5図は本発明に係わる配線検査装置の第
2実施例のハードウェア構成を示ずブロック図、第6図
は同ソフトウェア構成を示すフローチャートである。 1・・・・・・CPU 2・・・・・・キャラクタディスプレイD1・・・断線
表示用発光ダイオード D2・・・コネクタ接続不良表示用発光ダイオードA、
B、C,D、E、F、G、H,K ・・・コネクタ I!、1〜fe・・・配線 Tr1〜Tr8 ・・・スイッチングパワートランジスタし1〜L日・・
・ランプ 29−

Claims (1)

    【特許請求の範囲】
  1. (1)各配線の導通、非導通を検出する配線状態検出手
    段と; 前記配線状態検出手段の検出結果に基づいて、同一コネ
    クタを経由するすべての配線が非導通であるか否かを判
    定する判定手段とを備え:前記判定結果に基づいて、コ
    ネクタの接続不良を判別することを特徴とする車両用配
    線検査装置。
JP57125585A 1982-07-19 1982-07-19 車両用配線検査装置 Pending JPS5915871A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57125585A JPS5915871A (ja) 1982-07-19 1982-07-19 車両用配線検査装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57125585A JPS5915871A (ja) 1982-07-19 1982-07-19 車両用配線検査装置

Publications (1)

Publication Number Publication Date
JPS5915871A true JPS5915871A (ja) 1984-01-26

Family

ID=14913814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57125585A Pending JPS5915871A (ja) 1982-07-19 1982-07-19 車両用配線検査装置

Country Status (1)

Country Link
JP (1) JPS5915871A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10258471A1 (de) * 2002-12-09 2004-07-08 Volkswagen Ag Vorrichtung und Verfahren zur Prüfung und zum Transport von Leitungssträngen

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10258471A1 (de) * 2002-12-09 2004-07-08 Volkswagen Ag Vorrichtung und Verfahren zur Prüfung und zum Transport von Leitungssträngen

Similar Documents

Publication Publication Date Title
JPH01119995A (ja) 半導体メモリ
US6466885B2 (en) Line tester
JPS5915871A (ja) 車両用配線検査装置
JPH0587889A (ja) 半導体回路素子とその試験処理方法
JPH0413686Y2 (ja)
JPH0257676B2 (ja)
JPH0349391B2 (ja)
JPH045150B2 (ja)
US4553088A (en) Wiring pair reversal detector
JPS586476A (ja) 論理回路試験デ−タ表示方式
JPH0213984Y2 (ja)
JPH0329752Y2 (ja)
JP2000206203A (ja) バウンダリスキャンチェ―ン自動接続装置
JPS6260401A (ja) 故障診断機能を有する電気車制御装置
JPS60237374A (ja) ワイヤハ−ネス試験装置
JPH01162946A (ja) 障害データの編集方法
JPS61292833A (ja) マトリクスリレ−動作診断装置
JPS61248298A (ja) Prom回路
JPS6014356A (ja) デバツグ装置
JPS6227842A (ja) メモリ管理方式
JPH0414374B2 (ja)
JPS63243888A (ja) 布線検査装置
JPS6243577A (ja) 電気回路の配線チエツク装置
JPS63292340A (ja) マイクロプロセッサ応用機器のシステムデバッグ方式
JPS60202597A (ja) 読出し専用メモリの書込み装置