JPS5916005A - プログラマブルコントロ−ラ - Google Patents
プログラマブルコントロ−ラInfo
- Publication number
- JPS5916005A JPS5916005A JP12390782A JP12390782A JPS5916005A JP S5916005 A JPS5916005 A JP S5916005A JP 12390782 A JP12390782 A JP 12390782A JP 12390782 A JP12390782 A JP 12390782A JP S5916005 A JPS5916005 A JP S5916005A
- Authority
- JP
- Japan
- Prior art keywords
- processing section
- sequence
- speed processing
- timer
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Program-control systems
- G05B19/02—Program-control systems electric
- G05B19/04—Program control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/13—Plc programming
- G05B2219/13001—Interrupt handling
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/13—Plc programming
- G05B2219/13008—Quicker execution of jumps when repeating same kind of operation
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、プログラマブルコントローラ（以下単にｌ
） Ｃと称する。）の改良に関するものである。
） Ｃと称する。）の改良に関するものである。
従来のＰＣは第１歯〜第８図に示すように構成されてい
る。即ち第１図において、（１）はクロック信号を発生
する発伽器、（ｉ）はこの発信器（１）により動作する
フリップフロップ、Ｓｌは上記発振器（１）の出力信号
、Ｓ２は上記フリップフロップ（２）の出力信号、Ｓ３
は上記フリップフロップ（２）に対するリセット信号を
示している。又、第２図は上記第１図に示す装置のタイ
ミングチャート図で、同図（ハ））は前記発振器（１）
の出力信号Ｓ＋ ｆ、（至）はフリップフロップ（２）
の出力信号Ｓ２２、又、（Ｃ）はｎｌのオン時間を有す
る後述のタイマフラグを示り、ている。
る。即ち第１図において、（１）はクロック信号を発生
する発伽器、（ｉ）はこの発信器（１）により動作する
フリップフロップ、Ｓｌは上記発振器（１）の出力信号
、Ｓ２は上記フリップフロップ（２）の出力信号、Ｓ３
は上記フリップフロップ（２）に対するリセット信号を
示している。又、第２図は上記第１図に示す装置のタイ
ミングチャート図で、同図（ハ））は前記発振器（１）
の出力信号Ｓ＋ ｆ、（至）はフリップフロップ（２）
の出力信号Ｓ２２、又、（Ｃ）はｎｌのオン時間を有す
る後述のタイマフラグを示り、ている。
この装置において、今、発振器（１）よりＴ１周期のク
ロックパルスＳ１が出力され、フリップフロップ（２）
が動作して出力信号Ｓ２ ｆ出力する。ここでフリップ
フロップ（２）の出力信号Ｓ２のオン時間は次のように
制御される。即ち、タイマフラグは第８図に示すｎ１秒
のシーケンス処理時間をオン時間とし、第３図のエンド
命令実行処理中にフリップフロップ（２）の出力信号Ｓ
２がオン状態であればオンし、リセット信号Ｓ３を出力
してフリップフロップ（２）の出力信号Ｓ２がオフされ
る。、ｌ）：記タイマフラグはシーケンスの処理が第３
図のシーケンス処理最終番地であるｂ点に達した時オフ
する。
ロックパルスＳ１が出力され、フリップフロップ（２）
が動作して出力信号Ｓ２ ｆ出力する。ここでフリップ
フロップ（２）の出力信号Ｓ２のオン時間は次のように
制御される。即ち、タイマフラグは第８図に示すｎ１秒
のシーケンス処理時間をオン時間とし、第３図のエンド
命令実行処理中にフリップフロップ（２）の出力信号Ｓ
２がオン状態であればオンし、リセット信号Ｓ３を出力
してフリップフロップ（２）の出力信号Ｓ２がオフされ
る。、ｌ）：記タイマフラグはシーケンスの処理が第３
図のシーケンス処理最終番地であるｂ点に達した時オフ
する。
又、第８図のシーケンス実行処理中の例えばＣ点にタイ
マ処理命令が存在している場合、シーケンス実行処理が
０点に達し７た時タイマフラグがオンしていればタイマ
のカウントを１個増加させるようにタイマを作動させる
。
マ処理命令が存在している場合、シーケンス実行処理が
０点に達し７た時タイマフラグがオンしていればタイマ
のカウントを１個増加させるようにタイマを作動させる
。
従来のものけ上記のように構成されているため発振器（
１）の出力信号Ｓ１の周期７１秒とタイマフラグのオン
時間ｎ１秒との間にＴＩ）ｎｌという条件が成立する場
合のみタイマを作動させることが可能である制約が生ず
る。なぜならばＴＩ秒がタイマの最小値となる為ｎｌ＞
ＴＩとなった時はタイマが誤動作することになり使用不
能となるからである。このため、高速処理には追従でき
なくなり、又、精度的にも低いシーケンス処理が実行で
きるのみである欠点があった。
１）の出力信号Ｓ１の周期７１秒とタイマフラグのオン
時間ｎ１秒との間にＴＩ）ｎｌという条件が成立する場
合のみタイマを作動させることが可能である制約が生ず
る。なぜならばＴＩ秒がタイマの最小値となる為ｎｌ＞
ＴＩとなった時はタイマが誤動作することになり使用不
能となるからである。このため、高速処理には追従でき
なくなり、又、精度的にも低いシーケンス処理が実行で
きるのみである欠点があった。
この発明は上記従来装置の欠点を補うためになされたも
ので、ＰＣに高精度タイマ機能全具備させることにより
、高速処理を可能とし、精度の高いシーケンス処也ヲ行
うことが出来゛るＰＣ’ｌ提供することを目的としてい
る。
ので、ＰＣに高精度タイマ機能全具備させることにより
、高速処理を可能とし、精度の高いシーケンス処也ヲ行
うことが出来゛るＰＣ’ｌ提供することを目的としてい
る。
以下、この発明の実施例について説明する。第４図はこ
の発明の詳細な説明するためのシーケンス処理図であり
、＠５図はそのタイミングチャート図である。
の発明の詳細な説明するためのシーケンス処理図であり
、＠５図はそのタイミングチャート図である。
即ち第４図において、シーケンス処理の先頭番地ａ点と
シーケンス処理の最終番地す点間のシーケンス実行処理
中に、シーケンスプログラムに１２秒おきに割込みが発
生するとこね、を高速処理プログラムとして先行実施す
るのがこの発明の中心となるところである。すなわち第
１図に示す装置と同構成の装置を使用し、シーケンスプ
ログラムを低速処理部と高速処理部に分割し、上記高速
処理部を周期的に割込ませて、低速処理部に優先して演
算させるものである。
シーケンス処理の最終番地す点間のシーケンス実行処理
中に、シーケンスプログラムに１２秒おきに割込みが発
生するとこね、を高速処理プログラムとして先行実施す
るのがこの発明の中心となるところである。すなわち第
１図に示す装置と同構成の装置を使用し、シーケンスプ
ログラムを低速処理部と高速処理部に分割し、上記高速
処理部を周期的に割込ませて、低速処理部に優先して演
算させるものである。
なお高速処理プログラム中のｄ点においてタイマ処理命
令が存在したら、第２図に示したものと同一動作により
第５図（０）に示すタイマフラグが動作する。このｄ点
にてタイマフラグを見ることによって高精度に時間を計
ることができる。第５図ｆＬ）ハ第２図（ａ）に、又、
＠５図（ｂ）は第２図中）ニ相当する。
令が存在したら、第２図に示したものと同一動作により
第５図（０）に示すタイマフラグが動作する。このｄ点
にてタイマフラグを見ることによって高精度に時間を計
ることができる。第５図ｆＬ）ハ第２図（ａ）に、又、
＠５図（ｂ）は第２図中）ニ相当する。
以上から明らかなように、従来の発振器の出力信号の周
期Ｔ１ とタイマフラグのオン時間ｎ＋ との間ｉｃＴ
＋＞ｎｌという制約があって実現出来なかった高精度処
理も、この発明によれば発振器の出力信号の周期Ｔ２と
タイマフラグのオン時間ｎ１との関係がｎｌ＞’ｒ２と
なり、高精度処理が可能となる。ただし、この発明によ
るタイマフラグのオン時間ｎ２と上記Ｔ２との間にはＴ
ｚ）ｎ２という条件が必曽となる。
期Ｔ１ とタイマフラグのオン時間ｎ＋ との間ｉｃＴ
＋＞ｎｌという制約があって実現出来なかった高精度処
理も、この発明によれば発振器の出力信号の周期Ｔ２と
タイマフラグのオン時間ｎ１との関係がｎｌ＞’ｒ２と
なり、高精度処理が可能となる。ただし、この発明によ
るタイマフラグのオン時間ｎ２と上記Ｔ２との間にはＴ
ｚ）ｎ２という条件が必曽となる。
なお、上記実施例では一定の纏１１込みにて高速シーケ
ンス処理部を実行させたが、高速シーケンス処理部を一
つのサブルーチンとして考え、シーケンス突行処坤の任
意の位置にて実行させれば、側に精度の高いシーケンス
実行処理が可能となる。
ンス処理部を実行させたが、高速シーケンス処理部を一
つのサブルーチンとして考え、シーケンス突行処坤の任
意の位置にて実行させれば、側に精度の高いシーケンス
実行処理が可能となる。
以上この発明によれば従来のものに比較し、シーケンス
実行処理の高速化が計られ、高精度化を可能とするＰＣ
が得られる。
実行処理の高速化が計られ、高精度化を可能とするＰＣ
が得られる。
第１図〜＠３図は従来のプログラマブルコントローＭ９
を示すもので、第１図は装置の構成図、第２図はそのタ
イミングチャート図、第３図はシーケンス処理の説明図
、＠４図はこの発明によるシーケンス処理の説明図、第
５図は第４図のタイミングチャート図である。 図において（１）は発振器、（２）はフリップフロップ
である。 代理人 葛 野 信 − 第 １ 図 −に→ 第３図 第４図 第Ｓ図 ビ鴫 昭和 年 月 １」 ↑、￥許庁長官殿 ■、事件の表示 特願昭 ５７−１２３９０７号
２、発明の名称 プロクラマプルコントローラ ３、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号
名 称（６０１） 三菱電機株式会社代表者片由仁
八部 ４、代理人 住 所 東京都千代田区丸の内二丁目２番３号
・に １日） ６、補正の対象 （１） 明細書 ７、補正の内容 （１） 明細書を別紙のとお）浄書する。（＾會ｔ；
＊’ｙなＱ以上
を示すもので、第１図は装置の構成図、第２図はそのタ
イミングチャート図、第３図はシーケンス処理の説明図
、＠４図はこの発明によるシーケンス処理の説明図、第
５図は第４図のタイミングチャート図である。 図において（１）は発振器、（２）はフリップフロップ
である。 代理人 葛 野 信 − 第 １ 図 −に→ 第３図 第４図 第Ｓ図 ビ鴫 昭和 年 月 １」 ↑、￥許庁長官殿 ■、事件の表示 特願昭 ５７−１２３９０７号
２、発明の名称 プロクラマプルコントローラ ３、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号
名 称（６０１） 三菱電機株式会社代表者片由仁
八部 ４、代理人 住 所 東京都千代田区丸の内二丁目２番３号
・に １日） ６、補正の対象 （１） 明細書 ７、補正の内容 （１） 明細書を別紙のとお）浄書する。（＾會ｔ；
＊’ｙなＱ以上
Claims (2)
- （１） シーケンスプログラムを低速処理部と高速処
理部に分割し、上記冒速処理部を周期的に割込壕せて上
記低速処世部に磨先して演算させることを特徴とするプ
ログラマブルコントローＨｐ。 - （２）昼速処理部をサブルーチン化し、シーケンスプロ
グラムの任意の位置で上記高速処理部の演算を実行させ
ることを特徴とする特許請求の範囲第１項記載のプログ
ラマブルコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12390782A JPS5916005A (ja) | 1982-07-16 | 1982-07-16 | プログラマブルコントロ−ラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12390782A JPS5916005A (ja) | 1982-07-16 | 1982-07-16 | プログラマブルコントロ−ラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5916005A true JPS5916005A (ja) | 1984-01-27 |
Family
ID=14872291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12390782A Pending JPS5916005A (ja) | 1982-07-16 | 1982-07-16 | プログラマブルコントロ−ラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5916005A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60246405A (ja) * | 1984-05-02 | 1985-12-06 | Mitsubishi Electric Corp | シ−ケンス処理方式 |
| JPS6172304A (ja) * | 1984-09-17 | 1986-04-14 | Fuji Electric Co Ltd | プログラマブルコントロ−ラ |
| JPS61161507A (ja) * | 1985-01-11 | 1986-07-22 | Toshiba Mach Co Ltd | プログラマブルコントロ−ラのダイレクト入出力方式 |
| JPS61164480A (ja) * | 1985-01-11 | 1986-07-25 | Hitachi Ltd | モ−タの制御装置 |
| JPS62236006A (ja) * | 1986-04-07 | 1987-10-16 | Fanuc Ltd | Ｎｃ装置の処理方法 |
-
1982
- 1982-07-16 JP JP12390782A patent/JPS5916005A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60246405A (ja) * | 1984-05-02 | 1985-12-06 | Mitsubishi Electric Corp | シ−ケンス処理方式 |
| JPS6172304A (ja) * | 1984-09-17 | 1986-04-14 | Fuji Electric Co Ltd | プログラマブルコントロ−ラ |
| JPS61161507A (ja) * | 1985-01-11 | 1986-07-22 | Toshiba Mach Co Ltd | プログラマブルコントロ−ラのダイレクト入出力方式 |
| JPS61164480A (ja) * | 1985-01-11 | 1986-07-25 | Hitachi Ltd | モ−タの制御装置 |
| JPS62236006A (ja) * | 1986-04-07 | 1987-10-16 | Fanuc Ltd | Ｎｃ装置の処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| BE750768A (fr) | Dispositif de remise a l'heure d'une montre electronique | |
| JPS5916005A (ja) | プログラマブルコントロ−ラ | |
| US4330840A (en) | Multi-function electronic digital watch | |
| JPS6322394B2 (ja) | ||
| JPH0631731B2 (ja) | 温度補償機能付時計装置 | |
| JPS6260673B2 (ja) | ||
| JP2001060851A (ja) | 周期補正分周回路及びこれを用いた周期補正型発振回路 | |
| Chmiel et al. | FPGA Implementation of IEC 61131-3-Based Hardware-Aided Timers for Programmable Logic Controllers. Electronics 2023, 12, 4255 | |
| JPH10255489A (ja) | マイクロコンピュータ | |
| JPS60131051U (ja) | ウオツチドツグ回路 | |
| JP2844625B2 (ja) | タイマ回路 | |
| JP4826433B2 (ja) | タイマ起動回路 | |
| SU1485152A1 (ru) | Микропроцессорный измеритель параметров комплексных сопротивлений | |
| Camera | Newbie’s Guide to AVR Timers | |
| Georgopoulos | μP Timing and Synchronization Interfaces | |
| JPS59142652A (ja) | 経過時刻管理方式 | |
| JPS60143784A (ja) | 周期測定回路 | |
| JPS6032625Y2 (ja) | 計時回路 | |
| JPS62272334A (ja) | ウオツチドツグタイマ | |
| JPS62135916A (ja) | パルス列信号処理装置 | |
| JPH03216588A (ja) | 基準時間時計装置 | |
| JPH0125033B2 (ja) | ||
| JPH05333957A (ja) | カレンダ読出制御装置 | |
| JPH0470115A (ja) | パルス周期識別回路 | |
| JPH03108199A (ja) | ディレイ回路 |