JPS59161071A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 、〔技術分野〕 本発明は高信頼性及び高速性を有する半導体装置の製造
方法に関するものである。

〔背景技術〕

一般にメモリ回路や論理回路に利用される電界効果トラ
ンジスタは近年益々その高速性が要求されるようになシ
、ゲート電極やその配線の低抵抗化が進められている。

このため、ゲート電極をシリコンとメタルとの多層構造
とし、メタルの低抵抗特性を利用して前述の目的解決を
図る試みがなされている。例えば、第７図に示すＭＯ８
型電界効果トランジスタ（ＭＯＳＦＥＴ）は、本発明者
によって考案されたものであり、半導体基板１のアクテ
ィブ餉域に形成したゲート酸化膜２上に多結晶シリコン
のゲート３を形成し、更にこのゲート３上にモリブデン
（ＭＯ）やタングステン（Ｗ）等の高融点メタル膜４を
覆うように形成したものである。５．６はソース、トノ
インの各領域を示す。

この構成によれば、高融点メタル膜４の低抵抗特性によ
シ高速化が達成される。しかしながら、この構成では多
結晶シリコンのゲート３を高融点メタル膜４にて被覆す
れば、この高融点メタル膜４０両端４ａは必然的にゲー
ト酸化膜２に直接接触される。このため、メタルがゲー
ト酸化膜２、更には半導体基板１に向かって拡散する等
して所謂汚染が生じることになり、しきい値電圧■ｔｈ
の変動を生ずる等素子の特性を不安定々ものにして信頼
性を低下させるという問題点が生ずることが本発明渚に
よってあきらかとされｆｃ。

〔発明の目的〕

本発明の目的はゲート酸化膜するメタル膜がゲート酸化
膜に直接接触することを防止し、これＦＣよりメタル汚
染の防止を図って素子特性全安定化しかつその信頼性を
向上することができる半導体装置の製造方法を提供する
ことにある。

また、本発明の他の目的は少ガい工程数でゲート上にメ
タル膜を形成し、その製造の容易化全達成することがで
きる半導体装置の製造方法を提供することにある。

本発明の前記ならびにそのほかの目的と新規な％徴は、
本明細省の配達および添付図面からあきらかに力るであ
ろう。

〔発明の栃要〕

本願において開示される発明のうち代表的なもののｗ要
”ｉ簡単に説明すれば、下記のとおりである。

す力わち、ゲートの側面を透析酸化した上で、ゲートの
上面にメタル膜を選択ＣＶＤ法により形成することによ
り、ゲート酸化膜に直接接触することのないメタを膜を
得ることができ、これにより素子の高速化と共に信頼性
の向上全達成するものである。・ 〔実施例〕 第１図乃至第６図は本発明′ｋＮチャネルＭＯ８型電界
効果トランジスタ（ＭＯＳＦＥＴ　）に適用した実施例
の製造工程を示すものである。

先ず第１図のようにＰ型シリコン基板１０の選択的な領
域に常法の選択酸化法でフィールド酸化シリコン膜１１
全形成し、東にアクティブ傾城主面に薄いゲート酸化膜
１２を形成する。次いでＣＶＤ法（気相化学反応法）に
より全面に多結晶シリコン膜１３を形成し、しかる後燐
（Ｐ、）などの不純物をドープして多結晶シリコン膜１
３’に低抵抗化する。力お、不純物がドープされた多結
晶シリコン膜ｉｃ！ＶＤ法により成長させてもよい。続
いてＣＶＤ法によシ全面に薄くシリコンナイトライド（
ＥｉｉｓＮ４）膜１４１に形成する。

次に第２図のように常法のホト１３ソグラフイ技術金用
いて前記多結晶シリコン膜１３とシリコンナイトライド
膜１．１所定のパターン形状に工、。

チングし、前記ゲート酸化膜１２上にゲート電極１５を
形成する。

次いで、第３図に示すように全面にＡ８、Ｐ等の不純物
をイオン打込みし、アクティブ頭載にイオン打込層を形
成しかつ不活性ガス雰囲気（Ａｒ。

Ｎ２　　）中で例えば１０００℃３０分の熱処理を行な
って前記打込み不純物の電気的活性化を図如、これによ
りソーヌ領星１６、ドレイン頭載１７を形成する。その
土で、高温酸素雰囲気におくことにより、多結晶シリコ
ン膜１３の露呈された側面にシリコン酸化膜１８に形成
し、多結晶シ１）コン膜１３會被覆する。

次に第４図に示すように熱燐酸等を用いて多結晶シリコ
ン膜１３上のシリコンナイトライド膜１４を剥離して多
結晶シリコン膜１３の上面を露呈させる。そして、これ
に例えばフ、、化モ１）ブデンガスと水素ガス雰囲気に
おける温圧ＣＶＤ法を施すことにより、所謂選択ｃｖｐ
が行なわれ、第５図のように多結晶シリコン膜１３上に
のみモ１】ブデン膜１９が形成される。この選択ＣＶＤ
法は、５ｏｌｉｄ　−Ｅｌｔａｔｅ　Ｔｅｃｈｎｏｌｏ
ｇｙ　／　Ｄｅｃ　Ｌ’９８０にタングステンを選ＦＣ
ＶＤする例として開示されている。

そして、第６図に示すように全面に層間絶縁膜、例えば
ＣＶＤ法によりリンシリケートガラス（Ｐ８Ｇ）膜２０
會形成し、これｔ熱処理してデンシファイする。更に常
法通りソース頒域１６、ト°レイン領域１７上にコンタ
クトホール２１．２２）ｒ形成し、かつ真空落着法によ
るアルミニウム膜の形成とホトリソグラフィ技術とに′
よりアルミ配線２３．２４ｉ形成する。その士にファイ
ナルバ。

シベーション膜２５全形成すれば半導体装置が完成寧れ
る。

９士の構成によれば、ゲート電極１５は多結晶シリコン
膜１３とメタル、即ちモリブデン膜１９との２層構造と
されているので、モリブデンｌ１ｇ１９の低抵抗特性に
より素子の高速性全向上できることは言う丑でもない。

−力、前記、モリブデン膜１９は多結晶シリコン膜１３
の上面にのみ形成されておシ、多結晶シリコン膜１３の
側面には形成されていないので、モリブデン膜１９が内
接ゲート酸化膜に接触されることはかい。これしＣより
、モリブデン膜１９からゲート酸化膜１２更にはヅリコ
ン基板１０へのメタル（モリブデン）の拡散が防止でき
、ｖｔｈの変動を防止して素子の安に性の向上および信
頼性の向上を図ることかできる。

〔効果〕

（１）多結晶シリコン膜の上面にモリブデン膜ケ形成し
たゲート構造としているので、モリブデン膜の低抵抗特
性Ｖ（より素子の高速性の向上を達成できる。

（２）多結晶シリコン膜の側面にはモリブデン膜を形成
していないので、モリブデン膜が直接ゲート酸化膜に接
触することはなく、モリブデンの拡散を防止して素子の
信頼性を向上することができる。

（３）所謂選択ＣｖＤによりモリブデン膜を形成してい
るので、ホトレジスト會使用したホトリソグラフィ工程
を利用しなくともシリコン膜上にのみモリブデン膜を形
成することができ、ゲート電極の２層構造を極めて簡単
に構成することができる。

以上本発明者によってなされ反発間を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、モリブデン
膜の代りにタングステン膜あるいは他の高融点メタルを
使用してもよい。また、ソース領域やドレイン領域の形
成工程を多少後工程にずらせてもよい。

〔利用分野〕

以上の説明では主として本発明者によってなされ次発開
音その背景とηっ大別用分野であるＭＸＳ型奉界効果ト
ランジスタの製造方法に適用しに場合について説明した
が、それに限定されるものではなく、他の半導体装置で
メタル層を備えるもの一般に適用することができる。

【図面の簡単な説明】 第１図乃至第６図は本発明の製造工程を示すための断面
工程図、 第７図は本発明者によってなされた先行技術の断面図で
ある。 １０・・・ンリコン基板、１１・・・フィールド酸化膜
、１２・・・ゲート酸化膜、１３・・・多結晶ノリコン
膜、１４・・・シリコンナイトライド膜、１５・・・ゲ
ート′電極、１６・・ソース領域、１７・・・ドレイン
領域、１８・・・酸化膜、１９・・・モリブデン膜、２
０・・ＰＳＧｌ　２３．２４　・Ａｔ配線、２５・・フ
ァイナルハ７シベーション膜。 第　　１　　図 第　　２　図 第　　３　　図 第　　５　　図 第　　６　　図 第７図

Claims (1)

1. 【特許請求の範囲】 １、ゲート１！極全シリコン膜と、その上層に形成した
   メタル膜とで構成するに際し、シリコン膜の側面に予め
   酸化膜全形成しておき、露呈したシリコン膜の上面に選
   択ＣＶＤ法によシメタル膜を形成することを特徴とする
   半導体装置の製造方法。 ２、　シリコン膜上にシリコンナイトライド膜を形成し
   た上でこれを所定のパターン形状に工、７チングし、シ
   リコン膜の露呈された側面を酸化した後に前記シリコン
   ナイトライド膜を除去し、露呈されたシリコン上面にメ
   タル膜を選択ＣＶＤ法によシ形成してなる特許請求の範
   囲第１項記載の半導体装置の製造方法。 ３、　メタル膜はモリブデン、タングステン等の高融点
   メタルである特許請求の範囲第１項又は第２頌記載の半
   導体装置の製造方法。