JPS5923468B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5923468B2
JPS5923468B2 JP53095318A JP9531878A JPS5923468B2 JP S5923468 B2 JPS5923468 B2 JP S5923468B2 JP 53095318 A JP53095318 A JP 53095318A JP 9531878 A JP9531878 A JP 9531878A JP S5923468 B2 JPS5923468 B2 JP S5923468B2
Authority
JP
Japan
Prior art keywords
melting point
low melting
point glass
opening
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53095318A
Other languages
English (en)
Other versions
JPS5521192A (en
Inventor
一文 小川
忠央 米田
隆夫 近村
慎司 藤原
正一 深井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP53095318A priority Critical patent/JPS5923468B2/ja
Publication of JPS5521192A publication Critical patent/JPS5521192A/ja
Publication of JPS5923468B2 publication Critical patent/JPS5923468B2/ja
Expired legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Light Receiving Elements (AREA)

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法に関し、高密度な半導体
装置の製造において、信頼性、歩留が高い有効な方法を
提供するものである。
一般に、半導体装置の製造において、写真蝕刻を用いる
と、基板上に幾層もの断差が生じる。
特に、コンタクト窓開口部では、開口後伺の処理も施こ
さなければ、非常に急峻な段差が残る。従つて、このよ
うな急峻な段差が残されたま\で、金属配線を形成する
と段差部での金属蒸着膜のカバレツジが悪かつたり応力
集中等により断線が生じやすい。また、断線とはならな
いまでも局所的に配線が薄くなるため、使用時に溶断す
る等信頼性が非常に悪くなる欠点があつた。以上のよう
な欠点を無くするために、従来、選択酸化法を里いて半
導体装置そのものの凹凸を少くする方法や、エツチング
時エツチングする部分のテーパーをゆるやかにするエツ
チング液を用いたり、低融点ガラスを表面に堆積し、熱
処理により流動させて段差部を傾斜面でならす方法(以
下メルトフロー法という)がある。
しかしながら、選択酸化法では、それ以後の工程すなわ
ちコンタクト窓開け工程等で生じる急峻な段差が解消さ
れず、テーパーエツチング法でもコンタクト窓の広がり
等のため、高密度半導体装置では大きな効果は得られな
い。
一方、メルトフロー法に於ては第1図に示すように、低
融点ガラス層6を堆積し、コンタクト窓7を写真蝕刻法
を用いて開口した後、メルトフローを行えば、基板1へ
の拡散層2の形成時にマスク材として用いられた酸化膜
3,4や、ポリシリコン配線5による急峻な段差、およ
びコンタクト窓の開口による急峻な段差も表面で解消さ
れる。
第1図はMOSトランジスタ部分を示し、2,2′はド
レイン、ソースコンタクト領域、8,8′はドレイン、
ソース領域で、ゲート電極となる配線5の両側にセルフ
アライン的に形成されている。ところで、従来のメルト
フロー法では、コンタクト窓7の開口後にメルトフロー
を行う場合、チツ素雰囲気で熱処理を行うと、コンタク
ト窓開口部で露出されている基板1の表面が荒れたり、
塑性流動があまり生じないので、より流動効果の大きな
しかも表面が荒れない酸素あるいはウエツト酸素中でメ
ルトフローを行つていた。しかるにこのような方法では
、コンタクト窓7において基板の一部が酸化され、酸化
膜9が形成される。
第2図に第1図の破線部を拡大して示したもので、低融
点ガラス層6を流動させたのち開口部7に酸化膜9が形
成される。したがつて、次の工程で拡散層2,2′との
コンタクト用の金属配線を形成する前に、この酸化膜9
を除去する必要があつた。そこで、この酸化膜9をエツ
チングするには表面全体をエツチングする方法や再度写
真蝕刻法を用いて拡散層2のコンタクト開口部のみをエ
ツチング除去する方法が用いられる。しかしながら、全
体をエツチングする方法では、開口部に形成された酸化
膜8のエツチング速度が低融点ガラス層6のエツチング
速度に比べて非常に遅く、コンタクト開口部7のシリコ
ン基板1が露出するまでエツチングを行うと、第3図の
ごとく低融点ガラス層7の下の酸化膜3,4の一部3′
,4′が露出しこの部分に急峻な段部が表われ、メルト
フローの効果が減少されてしまう。また、コンタクト窓
開口部の酸化膜9のみを再度写真蝕刻法によりエツチン
グすると、第4図に示すごとく急峻な段差10が生じる
欠点がある。上述のようにメルトフロー後にエツチング
する方法でもある程度の急峻な段差は緩和され、0.5
μm〜1.5μmの金属配線等の形成では開口部での断
線は問題とならない。
しかし、本発明者らの検討によればたとえば0.1μm
程度の厚さの金属配線の形成を行うと、蒸着時のカバレ
ツジが悪くなり、段部9等で断線が生じ信頼性で問題と
なることが明らかとなつた。さらに、半導体基板を用い
た高密度な固体撮像素子において、感度、解像度の向上
等を目的として、撮像用の素子が作り込まれた半導体基
板上に光導電膜を形成することが提案されている。
第5図において、11はP形シリコン基板、12はドレ
イン125のコンタクト拡散層、13は表面酸化膜でポ
リSl配線15、ゲート酸化膜14、とともに撮像用の
BBD素子が形成されている。このBBD素子上で前述
の低融点ガラス層16をメルトフローして平坦化をはか
つたのち、金属配線17を選択的に設置し、さらに光導
電膜18、透明電極19の三層構造を形成したものであ
る。この第5図の動作を簡単に説明すると、矢印で示す
光を、基板11と領域12とで形成されるダイオードの
電圧変化ならびに光導電体膜18の両端の電極17,1
9間の電圧変化として検出し、こののち、検出信号を基
板11に多数形成された125,12″,14,15で
構成されるMOSトランジスタにて転送して出力する。
なお、1VはP+形のチヤンネルストツプ領域である。
この構造の製造において、特に前述のごとく段部9が存
在するとここに内部応力が集中し、光導電膜12にひび
割れが生じ、透明電極13と金属配線11とが電気的に
シヨートし、暗電流が多くなつたり、感度の低下や欠陥
の発生等の不都合が生じることを確かめた。
本発明者らの検討によれば、とくに上述の段差が0.3
μm以上となると、光導電膜を用いた固体撮像素子を製
造するに際し不都合であることが判明した。本発明はこ
のような問題に鑑みてなされたもので、半導体基板上に
一導電形形成用不純物を含んだ低融点ガラス絶縁膜を少
なくとも2層形成した後、コンタクト窓を開口し、前記
と同じ一導電形形成用不純物を含んだ酸化性雰囲気中で
熱処理を行つてメルトフローした後、コンタクト窓開口
部に生じた絶縁膜を全面薄くエツチング除去することに
より、前記コンタクト窓開口部での急峻な段差をなくす
ことを可能とするものである。
以下、本発明の詳細を第6図に示す一実施例を用いて説
明する。
第6図は光導電膜をBBD素子の形成された半導体基板
上に形成する方法を示したものである。まず、所定の段
差部(たとえばポリシリコン電極21、ゲート酸化膜2
2、フイールド酸化膜23、第1の不純物拡散層24)
の形成された1〜2Ω・?のP形シリコン基板25上に
、第2の拡散層形成用窓26開口後、気相蒸着法を用い
て第1の不純物拡散層と同電導形の不純物を含み、拡散
深さを制御するための低濃度の層と、流動の生じよい高
濃度の層を含む多層の低融点ガラス層27を所定の厚み
で基板表面に全面堆積し、写真蝕刻法を用いてコンタク
ト窓を開口する(第6図a)。
ここで、P形基板25にn形の第1拡散領域24が形成
されている場合には、n形不純物を含む低融点ガラス層
27としては例えば、二酸化シリコンに五酸化リンを5
〜20%含むリンガラス等を用い、また、n形基板でP
形の第1拡散層24が形成されている場合は、27とし
てはP形不純物を含む低融点ガラス(例えば、ボロンガ
ラス等)を用いる。次に、前記低融点ガラス層27中の
不純物と同じ不純物を含むガス雰囲気(例えば不純物が
リンの場合、N2ガス、02ガス、POct3ガスの混
合雰囲気中)で熱処理(1000′C〜110『C)し
、低融点ガラス層27を流動させるとともに、低融点ガ
ラス層27よりシリコン基板25へ不純物拡散を行い、
ドレインとなる第2の不純物拡散層20を形成する(第
6図b)。
ここで、低濃度層の厚みを、0.1〜0.2ミクロン、
五酸化リン濃度を5〜10%とし、高濃度層のそれを0
,8〜1.5ミクロン、10〜20%とすると、N2(
21/分)、02(100CC/分)、POCt3(N
2ガスによるバブリングで25℃20CC/分)の混合
雰囲気中、110『Cl5分間の熱処理で、拡散深さ1
.2〜1.8ミクロン程度、シート抵抗10〜50Ω礪
に制御できる。その後、流動した基板表面のガラス層2
7の一部を全面薄くエツチングすれば、低融点ガラス層
27表面、およびコンタクト窓表面のガラス層29が除
去され、コンタクト部でも急峻な段差を残さず窓開けを
行うことができる(第6図c)。
ここで、熱処理の雰囲気に、低融点ガラス中の不純物と
同じ不純物を含む酸化性雰囲気を用いると、低融点ガラ
ス27の流動が生じやすく、しかも、コンタクト開口部
のシリコン基板面28は、低融点ガラス層27と同種類
のガラス層29が形成されるので、荒れることが無い。
また、低融点ガラス表面とコンタタト窓部のガラス層は
、ほぼ同じ組成を持ちエツチング速度に差がないので、
より滑かなコンタクト窓の開口が可能である。したがつ
て、このように低融点ガラス中の不純物と同じ不純物を
含む雰囲気中での熱処理は、メルトフローの後のコンタ
クトの形成に極めて有効であり、従来のように急峻な段
差を生じることなくコンタクトの開口が可能となつた。
さらにまた、本発明によると、半導体基板への拡散濃度
を効率的に制御することができる。従つて、シヨートチ
ヤンネルの素子に非常に有効である。しかも、この場合
上の高濃度層は、不純物濃度が高いので十分流動するた
め好都合である。なお、層27は二層に限らず必要に応
じてさらに多層膜構造としても良い。次に、金属膜(た
とえばMO)を蒸着し、配線パターン31を形成すれば
、金属膜厚が0.1ミクロン程度の厚みであつても、段
差部が非常になめらかになつているので断線を生じず、
信頼性の良い金属配線を形成できる(第6図d)。
なお、従来法では多少とも段差が残つていたので、最低
でも金属配線は0.8ミクロン程度の厚みが必要であつ
た。
以上のような工程で形成されたBBD素子上の金属配線
パターン31に接するごとく光導電膜32(例えばニユ
ービコン膜:ZnSe−Znl−XCdxTe膜等)を
堆積し、さらに透明電極33を堆積すれば、コンタクト
窓開口部での急峻な段差も、金属配線31の厚みによる
段差も0.1ミクロン程度におさえられているので、光
導電膜32もコンタクト開口部や金属配線の端部tでの
ひび割れが生じず、従つて、透明電極33と金属配線3
1間での電気的シヨートやリークの無い高感度固体撮像
素子を製造できる。
なお、下地低融点ガラス27としてリンガラス、金属配
線31としてMOl光導電膜32としてZnSe−Zn
,?XCdxTeを用いた組合せでは、それぞれの膨張
係数を同程度に作ることができるので、ZnSe−Zn
l−0CdxTeのヒビ割れやハガレも生じない。
また、光導電膜32は多層構造であつてもよいし、金属
MOは、500〜600℃の熱処理でも表面が凹凸にな
らず光導電膜の暗電流も増加しないので好都合である。
なお、本発明は、撮像素子としてBBDに限らずCCD
の場合にも適用できるとともに、他の半導体装置にも適
用できることは当然である。
また、前記熱処理工程前で、コンタクト窓開口後、さら
に第7図のごとく同一導電形の不純物を高濃度に含む低
融点ガラスをもう一層27c(例えば、1000人程度
)堆積しておけば、シリコン基板表面28の酸化される
のを防ぎ、且つシリコン基板表面が同一組成ガラスに被
れているため流動が生じやすい(第7図b)。また、こ
の場合シリコン基板表面28は全く束れることがなく平
坦であるので、第一の拡散層24が非常に浅い場合にも
、第一の拡散層24が破壊されることがない〜 さらに、もう一層27cを形成しておくと、低融点ガラ
スと開口部のぬれ性を良くし、メルトフローをなめらか
に生じさせる効果もある。
以上述べたように、本発明は不純物雰囲気中でメルトフ
ローを行い、その後、少くとも開口部及びその周縁部を
全面的にエツチングするので、開口部段差をほとんど解
消できる。
また、従来法ではメルトフロー工程前に拡散を行つてい
たため、メルトフローを十分行うと、メルトフローの熱
処理で拡散深さが深くなつたり、反対に、浅い拡散を制
御よく行なおうとすると、メルトフローの熱処理時間を
短くしたり、温度を低くしなければならず十分な流動を
行えなかつたが、本発明の実施例のように、メルトフロ
ーと同時に拡散を行なえば、十分流動させながらしかも
浅い拡散を制御よく行なえるので、高密度(例えば、5
ミクロン以下のゲート長)素子の製造に非常に有効であ
る。以上のように本発明は高密度で比較的複雑な表面構
造の半導体装置の製造に大きく寄与するものである。
【図面の簡単な説明】
第1図は従来のメルトフロー法によるMOSトランジス
タ部分の断面図、第2,3,4図は従来のメルトフロー
法における半導体装置の部分断面図、第5図はメルトフ
ロー法を用いた固体撮像素子の要部断面図、第6図a−
eは本発明の一実施例にかかる半導体装置の要部製造工
程断面図、第7図a−bは本発明の他の実施例の要部工
程断面図である。 21・・・・・・ポリシリコン電極、22・・・・・・
ゲート酸化膜、23・・・・・・フイールド酸化膜、2
4・・・・・・第1の不純物拡散層、25・・・・・・
P形シリコン基板、27,29・・・・・・低融点ガラ
ス層、30・・・・・・第2の不純物拡散層、31・・
・・・・配線パターン、32・・・・・・光導電膜、3
3・・・・・・透明電極。

Claims (1)

  1. 【特許請求の範囲】 1 半導体基板上に、一導電形形成用不純物を含み、不
    純物拡散を制御する低濃度の層と、流動の生じよい高濃
    度の層を含む多層の低融点ガラス膜を形成し、前記半導
    体基板に達するごとく前記低融点ガラス膜に開口部を形
    成する工程と、前記一導電形形成用不純物を含む雰囲気
    中で熱処理し、前記低融点ガラスを流動させるとともに
    前記開口部の前記基板露出面に形成される酸化膜に不純
    物を添加し後工程でのエッチング速度を大きくする工程
    と、少くとも前記開口部およびその周縁を含めて前記低
    融点ガラスの一部を全面的にエッチングする工程とを有
    し、前記基板上の前記低融点ガラス層全面をエッチング
    して前記基板に開口を形成する際の前記開口部以外の前
    記低融点ガラス層の過剰なエッチングを防止することを
    特徴とした半導体装置の製造方法。 2 半導体基板上に、一導電形形成用不純物を含む第1
    の低融点ガラス膜を形成し、前記半導体基板に達するご
    とく前記第1の低融点ガラス膜に開口部を形成する工程
    と、前記開口部を含む部分に前記一導電形形成用不純物
    を含む第2の低融点ガラス膜を形成する工程と、前記一
    導電形形成用不純物を含む雰囲気中で熱処理し、前記第
    1、第2の低融点ガラスを流動させるとともに前記開口
    部の前記基板露出面に形成される酸化膜に不純物を添加
    し後工程でのエッチング速度を大きくする工程と、少く
    とも前記開口部およびその周縁を含めて前記第1、第2
    の低融点ガラスの一部を全面的にエッチングする工程と
    を有し、前記基板上の前記第1、第2の低融点ガラス層
    全面をエッチングして前記基板に開口を形成する際の前
    記開口部以外の前記第1、第2の低融点ガラス層の過剰
    なエッチングを防止することを特徴とした半導体装置の
    製造方法。 3 第1の低融点ガラス膜が半導体基板への不純物拡散
    を制御するための第一層と、流動の生じやすい第二層よ
    りなることを特徴とする特許請求の範囲第2項に記載の
    半導体装置の製造方法。
JP53095318A 1978-08-03 1978-08-03 半導体装置の製造方法 Expired JPS5923468B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP53095318A JPS5923468B2 (ja) 1978-08-03 1978-08-03 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP53095318A JPS5923468B2 (ja) 1978-08-03 1978-08-03 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS5521192A JPS5521192A (en) 1980-02-15
JPS5923468B2 true JPS5923468B2 (ja) 1984-06-02

Family

ID=14134390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53095318A Expired JPS5923468B2 (ja) 1978-08-03 1978-08-03 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5923468B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0629095B2 (ja) * 1983-11-28 1994-04-20 株式会社東芝 紙葉類の変位検出方法
JPS6373539A (ja) * 1986-09-16 1988-04-04 Nec Corp 半導体装置の製造方法
JP2608889B2 (ja) * 1987-03-09 1997-05-14 松下電子工業株式会社 半導体装置の製造方法
KR920009718B1 (ko) * 1987-08-10 1992-10-22 스미도모덴기고오교오 가부시기가이샤 화합물반도체장치 및 그 제조방법
JPH07273224A (ja) * 1994-03-29 1995-10-20 Sharp Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JPS5521192A (en) 1980-02-15

Similar Documents

Publication Publication Date Title
JPS6237815B2 (ja)
JPS60137070A (ja) 半導体装置の製造方法
JPS5946107B2 (ja) Mis型半導体装置の製造法
US4497108A (en) Method for manufacturing semiconductor device by controlling thickness of insulating film at peripheral portion of element formation region
JPS5923468B2 (ja) 半導体装置の製造方法
JPS59214262A (ja) 絶縁ゲ−ト電界効果トランジスタおよびその製造方法
US4410375A (en) Method for fabricating a semiconductor device
JPH05166753A (ja) サブミクロンコンタクト用バリア金属プロセス
JPS6197967A (ja) 半導体装置およびその製造方法
JPS59168675A (ja) 半導体装置の製法
JPS61247073A (ja) 半導体装置の製造方法
JPS6331944B2 (ja)
JPH0414497B2 (ja)
JPH0441510B2 (ja)
JPH0377376A (ja) 半導体装置の製造方法
JPH02211633A (ja) 半導体装置及びその製造方法
JPH0831597B2 (ja) 絶縁ゲート電界効果形半導体装置の製造方法
JPS62219960A (ja) 薄膜型mos構造半導体装置の製造法
JPS62263658A (ja) 半導体装置およびその製造方法
JPS6237964A (ja) シヨツトキバリヤ形半導体装置およびその製造方法
JPS6150385B2 (ja)
JPH07106543A (ja) 固体撮像装置の製造方法
JPS5853515B2 (ja) シリコンゲ−トガタデンカイコウカトランジスタノセイホウ
JPH0612825B2 (ja) 半導体装置の製造方法
JPS63141374A (ja) 半導体装置の製造方法