JPS59166546U - リセツト形スクランブル回路 - Google Patents
リセツト形スクランブル回路Info
- Publication number
- JPS59166546U JPS59166546U JP6086183U JP6086183U JPS59166546U JP S59166546 U JPS59166546 U JP S59166546U JP 6086183 U JP6086183 U JP 6086183U JP 6086183 U JP6086183 U JP 6086183U JP S59166546 U JPS59166546 U JP S59166546U
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- reset type
- input
- exclusive
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図は従来のリセット形スクランブル回路の構成を示
す回路図、第2図は本考案にかかるリセット形スクラン
ブル回路の一実施例を示す回路図である。 1、 2. 6. 8・・・・・・排他的論理和ゲート
、3・・・・・・オアゲート、4・・・・・・オールゼ
ロ検出回路、5・・・・・・ワンパルス発生回路、7・
・・・・・インバータ、Fl。 F2. F3・・曲フリップフロップ。
す回路図、第2図は本考案にかかるリセット形スクラン
ブル回路の一実施例を示す回路図である。 1、 2. 6. 8・・・・・・排他的論理和ゲート
、3・・・・・・オアゲート、4・・・・・・オールゼ
ロ検出回路、5・・・・・・ワンパルス発生回路、7・
・・・・・インバータ、Fl。 F2. F3・・曲フリップフロップ。
Claims (1)
- 複数段のシフトレジスタと、該シフトレジスタの任意の
段の出力の排他的論理和をとり、この論理出力を前記複
数段のシフトレジスタの初段入力端子に入力する排他的
論理和回路とを有し、伝送するデータをランダム符号系
列に変換するリセット形スクランブル回路において、前
記排他的論理和回路の論理出力の論理レベルを反転する
反転回路を設け、該反転出力を前記複数段のシフトレジ
スタの初段入力端子に入力するようにしたことを特徴と
するリセット形スクランブル回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6086183U JPS59166546U (ja) | 1983-04-25 | 1983-04-25 | リセツト形スクランブル回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6086183U JPS59166546U (ja) | 1983-04-25 | 1983-04-25 | リセツト形スクランブル回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59166546U true JPS59166546U (ja) | 1984-11-08 |
Family
ID=30191094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6086183U Pending JPS59166546U (ja) | 1983-04-25 | 1983-04-25 | リセツト形スクランブル回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59166546U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6398668U (ja) * | 1986-12-18 | 1988-06-25 |
-
1983
- 1983-04-25 JP JP6086183U patent/JPS59166546U/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6398668U (ja) * | 1986-12-18 | 1988-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1412978A (en) | High speed logic circuits | |
| US3339145A (en) | Latching stage for register with automatic resetting | |
| JPS6181223U (ja) | ||
| JPS6135437U (ja) | セツト・リセツトフリツプフロツプ回路 | |
| SU394922A1 (ru) | N-стабильный асинхронный триггер | |
| JPS6072037U (ja) | シユミツト回路 | |
| KR960015133A (ko) | 피드백 시프트 레지스터 | |
| JPS60127033U (ja) | 論理回路の出力回路 | |
| SU411643A1 (ja) | ||
| JPS58129762U (ja) | コ−ド変換回路 | |
| JPS5942649U (ja) | カウンタ | |
| JPS61160556U (ja) | ||
| JPS6140085U (ja) | ダイヤルパルス受信回路 | |
| JPH01104566U (ja) | ||
| JPS60109102U (ja) | デジタル制御回路 | |
| JPH0345300U (ja) | ||
| JPS58158540U (ja) | パルス選択回路 | |
| JPH0227847B2 (ja) | ||
| JPS60192538U (ja) | 論理回路 | |
| JPS6179322A (ja) | カウンタ回路 | |
| JPS6395331U (ja) | ||
| JPS6039980U (ja) | 半導体集積回路 | |
| JPS5839575U (ja) | Icのテスト回路 | |
| JPS6039975U (ja) | ロ−タリエンコ−ダの周波数弁別回路 | |
| JPS5839645U (ja) | シフタ−チエツク装置 |