JPS59168660A - 半導体用リ−ドフレ−ム - Google Patents
半導体用リ−ドフレ−ムInfo
- Publication number
- JPS59168660A JPS59168660A JP58043750A JP4375083A JPS59168660A JP S59168660 A JPS59168660 A JP S59168660A JP 58043750 A JP58043750 A JP 58043750A JP 4375083 A JP4375083 A JP 4375083A JP S59168660 A JPS59168660 A JP S59168660A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- bonding part
- plated layer
- semiconductor
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/456—Materials
- H10W70/457—Materials of metallic layers on leadframes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/0198—Manufacture or treatment batch processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はＩ ｎ、トランジスタ等の半導体装置の絹み立
てに用いられるリードフレームに関する。
てに用いられるリードフレームに関する。
従来、半導体用リードフレーム拐にはコ・ζ−ル、４２
合金（Ｆｅ−４２％Ｎｉ ）、ステンレスなどの鉄系合
金、またはりンに銅、錫入り銅などの銅合金を使用し、
ており、半導体素子とのダイボンディング４４１゛およ
び結線用のＡｕまだシよへｌ極細線とのワイ＼７ 、ｌ
＝ンデイング１１を向上さぜるために、リードフレーム
・表面にＡｕあるいはＡｇめっき層を設けでい／ζｏし
か（−巴金属を用いるのでコストが高く、少しでもコス
トを丁げる目的でこのようなめつき層を部分的に設ける
こともなされているが、コスＩ・をトけるのには限界が
あった。
合金（Ｆｅ−４２％Ｎｉ ）、ステンレスなどの鉄系合
金、またはりンに銅、錫入り銅などの銅合金を使用し、
ており、半導体素子とのダイボンディング４４１゛およ
び結線用のＡｕまだシよへｌ極細線とのワイ＼７ 、ｌ
＝ンデイング１１を向上さぜるために、リードフレーム
・表面にＡｕあるいはＡｇめっき層を設けでい／ζｏし
か（−巴金属を用いるのでコストが高く、少しでもコス
トを丁げる目的でこのようなめつき層を部分的に設ける
こともなされているが、コスＩ・をトけるのには限界が
あった。
寸だ、半導体素子とり一１５フレームとをろう接する方
法にＡｌ１−８ｉ共晶法があるが、これも高価となるこ
とからリボン状のはんだ箔を切断（７てろう利として用
いる方法が行なわれている。しかし、はんだ箔を切断し
て供給する装置を用いると、はんだ箔の位置不良、はん
だろう相中でのボイ１″の発生等の欠点があつ／ζ０ そこで本発明の目的は、とれら従来技術の欠点を解消し
、安価で信頼性の高い半導体装置を構成することができ
る半導体用リードフレームを捺供することにある。
法にＡｌ１−８ｉ共晶法があるが、これも高価となるこ
とからリボン状のはんだ箔を切断（７てろう利として用
いる方法が行なわれている。しかし、はんだ箔を切断し
て供給する装置を用いると、はんだ箔の位置不良、はん
だろう相中でのボイ１″の発生等の欠点があつ／ζ０ そこで本発明の目的は、とれら従来技術の欠点を解消し
、安価で信頼性の高い半導体装置を構成することができ
る半導体用リードフレームを捺供することにある。
本発明によれば、半導体素子にろう接さ第１るグイボン
ディング部と、ＡｕまだはＡｔの極細線が接続されるワ
イヤデンディング部とを有する半導体用り一１２フレー
ムにおいて、前記グイ７Ｊサンゲイング部に錫」／こは
Ｃんたのめつき層を設け、かつ前記ワイヤボンディング
部にＮ１甘たはＮｉ合金のめつき層を設け／こことによ
り１−記目的を達成し得た。
ディング部と、ＡｕまだはＡｔの極細線が接続されるワ
イヤデンディング部とを有する半導体用り一１２フレー
ムにおいて、前記グイ７Ｊサンゲイング部に錫」／こは
Ｃんたのめつき層を設け、かつ前記ワイヤボンディング
部にＮ１甘たはＮｉ合金のめつき層を設け／こことによ
り１−記目的を達成し得た。
１２ノ、１・に砲イーｊ図面を参照しながら本発明の１
実施例を１悦明する。
実施例を１悦明する。
第１図−１、ソー１：′フレーム旧１ににＮｉめっき層
２を・設け、さらにその上にはんだめっき層３をストラ
イブ状に設けたものの外観図およびその断面図である。
２を・設け、さらにその上にはんだめっき層３をストラ
イブ状に設けたものの外観図およびその断面図である。
ソー１：′フレーム拐１は銅を累月とし、これを硫酸ニ
ッケル２５０ ’ｉ−／ｉ 、塩化ニッケル’Ｉ Ｏ
１／１ 、 ホウ酸４０７／ｌ 、光ｉ＜ｋＡ（７ｎ−
Ｌ、 ライトＮ −ＩＩ ２ ｍｌ、アザヒライトＮ
−２２２０ｍｅ／ｌ）の浴中に浸し、電気めっき法によ
り下地とし７て厚さ２ ｔｔのＮ１めつき層２を設けで
ある。このＮ１めつき層２はり−ｌ゛フレーム１全体に
設けてもよいが、月別節約のだめに半導体装−７８およ
びＡｎ、Ａｌ極細線９との＋１？ンデイング部４，５た
けに設けてもよい。そして、半力体素イ８とのグイボン
ディング部４以外を絶縁テープによりマスクし、ホウソ
ノ化鉛１３０ ｍｌ／ ｌ 、ホウフッ化錫２００ ｍ
ｅ／ ｌ 、ホウフッ酸２００ ｍ／！／ ｔ 、ホウ
酸２０９／ｌ 、 −）Ｉ’＝？Ｒ削（クツパート旧比
） ３０ ｍｅ／ ｌ のホウフッ化ハンだめっき浴中
に浸し７、電気めっき法により８１１６０係−１’ｌ＋
４０％の組成の光σｅ＆よん／Ｃめつき層３をｊＶさ
１５／Ｌ設ける。
ッケル２５０ ’ｉ−／ｉ 、塩化ニッケル’Ｉ Ｏ
１／１ 、 ホウ酸４０７／ｌ 、光ｉ＜ｋＡ（７ｎ−
Ｌ、 ライトＮ −ＩＩ ２ ｍｌ、アザヒライトＮ
−２２２０ｍｅ／ｌ）の浴中に浸し、電気めっき法によ
り下地とし７て厚さ２ ｔｔのＮ１めつき層２を設けで
ある。このＮ１めつき層２はり−ｌ゛フレーム１全体に
設けてもよいが、月別節約のだめに半導体装−７８およ
びＡｎ、Ａｌ極細線９との＋１？ンデイング部４，５た
けに設けてもよい。そして、半力体素イ８とのグイボン
ディング部４以外を絶縁テープによりマスクし、ホウソ
ノ化鉛１３０ ｍｌ／ ｌ 、ホウフッ化錫２００ ｍ
ｅ／ ｌ 、ホウフッ酸２００ ｍ／！／ ｔ 、ホウ
酸２０９／ｌ 、 −）Ｉ’＝？Ｒ削（クツパート旧比
） ３０ ｍｅ／ ｌ のホウフッ化ハンだめっき浴中
に浸し７、電気めっき法により８１１６０係−１’ｌ＋
４０％の組成の光σｅ＆よん／Ｃめつき層３をｊＶさ
１５／Ｌ設ける。
このように処理されたり一１２フレーム１は、グイｌ？
ンデイング部４にばＮ１めつき層２、（１′：ｊ、んだ
めつき層３が順次積層されており、ワイヤボンディング
部５はＮｉめつきまたけが施されており、その他の部分
はＮ１めつき２が施されているか無めっき状態である。
ンデイング部４にばＮ１めつき層２、（１′：ｊ、んだ
めつき層３が順次積層されており、ワイヤボンディング
部５はＮｉめつきまたけが施されており、その他の部分
はＮ１めつき２が施されているか無めっき状態である。
次にこのリードフレームｌを第２図に示すような・♀ク
ーンに打ち抜き、４００℃Ｎ２雰囲気中でグイ・１ｔン
デイング部４のはんだめっき層を溶融して半導体装ｒ８
をリードフレームｌにろう接する。その後ＡｕまたはＡ
ｔ極細線９により素子８と夕１部す−ｌ’ ６とを結線
する。最後にプラスザック樹脂モール１゛７により素子
８と外部り一１゛６とを・？ツター）すれば半導体装置
ができあがる。第３図し１その一部分を拡大した縦断面
図である。
ーンに打ち抜き、４００℃Ｎ２雰囲気中でグイ・１ｔン
デイング部４のはんだめっき層を溶融して半導体装ｒ８
をリードフレームｌにろう接する。その後ＡｕまたはＡ
ｔ極細線９により素子８と夕１部す−ｌ’ ６とを結線
する。最後にプラスザック樹脂モール１゛７により素子
８と外部り一１゛６とを・？ツター）すれば半導体装置
ができあがる。第３図し１その一部分を拡大した縦断面
図である。
目Ｘ７ためつきに１、多くの電丁−（別器で使用されて
明らかなようにぬれ件が良く、１１〒に５ｎ６０係−１
楠４０係の組成のものは最も融点が低くぬれ件が良好で
あるという特質がある。なおＳｎとＩ’ Ｌ＋の組成の
割合を変えたり、はＡ７だあるいは鍋中に８１）。
明らかなようにぬれ件が良く、１１〒に５ｎ６０係−１
楠４０係の組成のものは最も融点が低くぬれ件が良好で
あるという特質がある。なおＳｎとＩ’ Ｌ＋の組成の
割合を変えたり、はＡ７だあるいは鍋中に８１）。
Ｚｎ 、 にｄ 、 （、！ｕ 、 Ｉ ｎ 、 Ａ
ｇを添加してめっき層の融点を変えてもよい。
ｇを添加してめっき層の融点を変えてもよい。
半導体素子ろう液抜、リードフレーノ、のｔｔんだめっ
き層のボイ１５発生状態を調へる／こめに、断面研磨あ
るいは素子を剥離して顕微鏡で観察しまた結果、従来の
もの」：りにるかに；１″イ１５の発生は少なかつ／こ
。
き層のボイ１５発生状態を調へる／こめに、断面研磨あ
るいは素子を剥離して顕微鏡で観察しまた結果、従来の
もの」：りにるかに；１″イ１５の発生は少なかつ／こ
。
本発明のり−Ｉ゛フレーノ、は処Ｉ′１４１月別とし゛
（Ａｎ。
（Ａｎ。
Δパを用いずはんだを用いているので従来のものより安
価で製造でき、しかもあらかじめめっき層としてリード
フレーノ・上に設けであるので、ろう拐供給装置等を必
要と１シーず、そのためろう利のずれ舌の恐れは寸った
くない。寸だろう利を供給するものだと層の厚さが約５
０μであり、これに比べめっき６層を１０〜２０ ／Ｚ
に薄くできるので、ボイｊ゛の発生が極めて少ない。
価で製造でき、しかもあらかじめめっき層としてリード
フレーノ・上に設けであるので、ろう拐供給装置等を必
要と１シーず、そのためろう利のずれ舌の恐れは寸った
くない。寸だろう利を供給するものだと層の厚さが約５
０μであり、これに比べめっき６層を１０〜２０ ／Ｚ
に薄くできるので、ボイｊ゛の発生が極めて少ない。
このように本゛絶明のり一１″フレーノ・に１安価−ｃ
１，１頼１／１の高い゛ＩＬ導体装置を構成することか
できメ２３．
１，１頼１／１の高い゛ＩＬ導体装置を構成することか
できメ２３．
【図面の簡単な説明】
第１図Ｑ」めっきをＭｌｉＬｌこり一１゛フレーノ・月
の夕１１７ｔ、！ｌ：ｚｌと断面図であり、第２図ｄ、
−Ｓ ター：／ ニＪ１１′）抜いた’Ｊ−１’フレー
トの外観図であり、第３図ｔ１糸［１み＼γで後の半導
体装置の縦断面図である。 図中ｆ＋−弓。 １ ソー１″フレーム；２・・ ・Ｎｉめっき層；
３はんたｄ）つき層、４・・・・・ダイボンガインク部
、５ ・・ワイヤボンディング部；６・・・・外部Ｉ川
−１゛、７・・ シラスチック樹脂モール１゛；８・・
・パ１′導体素子、９ ・・・ＡｕまたはＡｔ極Ｍｌ］
線。
の夕１１７ｔ、！ｌ：ｚｌと断面図であり、第２図ｄ、
−Ｓ ター：／ ニＪ１１′）抜いた’Ｊ−１’フレー
トの外観図であり、第３図ｔ１糸［１み＼γで後の半導
体装置の縦断面図である。 図中ｆ＋−弓。 １ ソー１″フレーム；２・・ ・Ｎｉめっき層；
３はんたｄ）つき層、４・・・・・ダイボンガインク部
、５ ・・ワイヤボンディング部；６・・・・外部Ｉ川
−１゛、７・・ シラスチック樹脂モール１゛；８・・
・パ１′導体素子、９ ・・・ＡｕまたはＡｔ極Ｍｌ］
線。
Claims (1)
- 半導体素子に７）う接されるグイボンディング部と、八
１１−またはＡｔの極細線が接続されるＩノイヤフドノ
デイ／グ部とを有する半導体１月リードフレームにおい
て、前記グイボンディング部に錫またははんだのめつき
層を設け、かつ前記ワイヤボンブイノブ部にＮ１または
Ｎｉ合金のめつき層を設けたととを特徴とする半導体用
ソー１５フレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58043750A JPS59168660A (ja) | 1983-03-15 | 1983-03-15 | 半導体用リ−ドフレ−ム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58043750A JPS59168660A (ja) | 1983-03-15 | 1983-03-15 | 半導体用リ−ドフレ−ム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59168660A true JPS59168660A (ja) | 1984-09-22 |
Family
ID=12672436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58043750A Pending JPS59168660A (ja) | 1983-03-15 | 1983-03-15 | 半導体用リ−ドフレ−ム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59168660A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0762800A3 (ja) * | 1995-09-07 | 1997-04-23 | Star Mfg Co |
-
1983
- 1983-03-15 JP JP58043750A patent/JPS59168660A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0762800A3 (ja) * | 1995-09-07 | 1997-04-23 | Star Mfg Co |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8564107B2 (en) | Lead frame and method for manufacturing the same | |
| US11942265B2 (en) | Inductor | |
| US3512946A (en) | Composite material for shielding electrical and magnetic energy | |
| JPH029155A (ja) | 複合金属材料 | |
| US3999955A (en) | Strip for lead frames | |
| US5750016A (en) | Process for plating palladium or palladium alloy onto iron-nickel alloy substrate | |
| US5744868A (en) | Encapsulated electronic component having a plurality of connection leads of martensitic structural-hardening conductive alloy | |
| JPH04329891A (ja) | 錫めっき銅合金材およびその製造方法 | |
| JP6414669B2 (ja) | リードフレーム及びその製造方法 | |
| US4055062A (en) | Process for manufacturing strip lead frames | |
| JPS5936426B2 (ja) | Ｉｃ用リ−ドフレ−ム | |
| JPS6149450A (ja) | 半導体用リ−ドフレ−ム | |
| EP0084161B1 (en) | Lead frames for electronic and electric devices | |
| JPS647542A (en) | Formation of bump | |
| JPS62204557A (ja) | リ−ドフレ−ム | |
| JP3444981B2 (ja) | リードフレーム及びリードフレーム用素材 | |
| JPS61174344A (ja) | リ−ドフレ−ム用銅合金 | |
| KR100203333B1 (ko) | 다층 도금 리드프레임 | |
| JP2741787B2 (ja) | リードフレーム切断方法 | |
| JPS62104059A (ja) | 半導体装置 | |
| JPH065458A (ja) | リードフレーム | |
| JPH0356319B2 (ja) | ||
| JPH04174546A (ja) | 銅合金製半導体リードフレームの製造方法 | |
| JPS59228311A (ja) | Ａｇ被覆電気材料とその製造方法 | |
| TH2101006076A (th) | วัสดุที่เป็นกรอบติดตั้งชิพ, วิธีการผลิตสิ่งดังกล่าว, กรอบติดตั้งชิพ และส่วนประกอบทางไฟฟ้าหรืออิเล็กทรอนิกส์ |