JPS59174007A - 帰還型増幅回路 - Google Patents
帰還型増幅回路Info
- Publication number
- JPS59174007A JPS59174007A JP4825583A JP4825583A JPS59174007A JP S59174007 A JPS59174007 A JP S59174007A JP 4825583 A JP4825583 A JP 4825583A JP 4825583 A JP4825583 A JP 4825583A JP S59174007 A JPS59174007 A JP S59174007A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- feedback
- source
- resistor
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/306—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in junction-FET amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、例えば超高周波帯で使用するＧａＡＳ系モノ
リシック集積回路に好適な帰還型増幅回路に関する。
リシック集積回路に好適な帰還型増幅回路に関する。
従来技術と問題点
一般に、帰還型増幅回路は広帯域に亙り平坦な増幅が可
能であると共に特に低い周波数側で安定な動作を期待で
きる為に多用されている。
能であると共に特に低い周波数側で安定な動作を期待で
きる為に多用されている。
第１図は従来の帰還型増幅回路の一例を表わす要部回路
図である。
図である。
図に於いて、ＱはＧａＡｓ系電界効果トランジスタ、Ｒ
ｆは帰還抵抗、Ｃｆは帰還コンデンサ、Ｒｇはゲート抵
抗、Ｒｄは電源抵抗、＋ＶＤＤはドレイン側供給電圧、
ＶＣＣはゲート側供給電圧をそれぞれ示す。
ｆは帰還抵抗、Ｃｆは帰還コンデンサ、Ｒｇはゲート抵
抗、Ｒｄは電源抵抗、＋ＶＤＤはドレイン側供給電圧、
ＶＣＣはゲート側供給電圧をそれぞれ示す。
この従来例では、それを動作させる為に二つの電源、即
ち、トレイン側供給電圧十ｖａｎ用の電源とケート側供
給電圧−ＶＣＣ用の電源とを必要とする旨の欠点を持っ
ている。
ち、トレイン側供給電圧十ｖａｎ用の電源とケート側供
給電圧−ＶＣＣ用の電源とを必要とする旨の欠点を持っ
ている。
第２図は第１図に関して説明した従来例と異なる従来例
を表わす要部回路図であり、第１図に関して説明した部
分と同部分は同記号で指示しである。
を表わす要部回路図であり、第１図に関して説明した部
分と同部分は同記号で指示しである。
この従来例が第１図に見られる従来例と相違する点は、
電界効果トランジスタＱのゲートが抵抗Ｒｇを介して接
地されていることである。
電界効果トランジスタＱのゲートが抵抗Ｒｇを介して接
地されていることである。
このようにすると、電源としてはドレイン側供給電圧＋
ｖＤＤ用のみで良いから、所謂、−電源方式となる。然
し乍ら、この場合の電界効果トランジスタＱとしてはノ
ーマリ・オンであるから、ケート・バイアス電圧か０
〔Ｖ〕であれば、所謂、ＩＤ５Ｓ動作、即ち、ドレイン
電流か最大の状態で動作させることしかできず、これで
は、例えば、雑音抑制の面で雑音指数を最適化すること
は不可能になる。
ｖＤＤ用のみで良いから、所謂、−電源方式となる。然
し乍ら、この場合の電界効果トランジスタＱとしてはノ
ーマリ・オンであるから、ケート・バイアス電圧か０
〔Ｖ〕であれば、所謂、ＩＤ５Ｓ動作、即ち、ドレイン
電流か最大の状態で動作させることしかできず、これで
は、例えば、雑音抑制の面で雑音指数を最適化すること
は不可能になる。
発明の目的
本発明は、帰還型増幅回路に於いて、−電源方式を採り
なから且つケート・バイアス電圧も印加することが出来
るようにする。
なから且つケート・バイアス電圧も印加することが出来
るようにする。
発明の実施例
第３図は本発明一実施例の要部回路図であり、第１図及
び第２図に関して説明した部分と同部分は同記号で指示
しである。
び第２図に関して説明した部分と同部分は同記号で指示
しである。
本実施例が、第１図及び第２図に示した従来例と相違す
る点は、電界効果トランジスタＱのソースと接地間にソ
ース抵抗Ｒ５及びソース側路コンデンザＣｓを挿入し、
ケート・ソース間に負の電圧、即ち、ゲート・バイアス
電圧を発生させるようにしたことである。
る点は、電界効果トランジスタＱのソースと接地間にソ
ース抵抗Ｒ５及びソース側路コンデンザＣｓを挿入し、
ケート・ソース間に負の電圧、即ち、ゲート・バイアス
電圧を発生させるようにしたことである。
従って、ソース抵抗Ｒ５Ｏ値を適当に選択することに依
り設定したケート・バイアス電圧を電界効果トランジス
タＱののゲートに印加して、その動作点を適正に制御す
ることが可能となり、−電源方式でありなから、雑音指
数が最適化された帰還型増幅回路とすることが出来る。
り設定したケート・バイアス電圧を電界効果トランジス
タＱののゲートに印加して、その動作点を適正に制御す
ることが可能となり、−電源方式でありなから、雑音指
数が最適化された帰還型増幅回路とすることが出来る。
第４図は本発明に於ける他の実施例の要部回路図であり
、８３図に関して説明した部分と同部分は同記号で指示
しである。
、８３図に関して説明した部分と同部分は同記号で指示
しである。
本実施例が第３図に示した実施例と相違する点は、帰還
コンデンサＣｆを持たないことである。
コンデンサＣｆを持たないことである。
この実施例では、低い周波数まで良好に帰還がかかるこ
とが特徴であるが、第３図に示した実施例と異なり、ソ
ース抵抗ＲＳのみの調節でケート・バイアス電圧を設定
することはできず、その他にゲート抵抗Ｒｇ、電＃抵抗
Ｒｄ、帰還抵抗Ｒｆのそれぞれを綜合的に調節しなけれ
ばならない。
とが特徴であるが、第３図に示した実施例と異なり、ソ
ース抵抗ＲＳのみの調節でケート・バイアス電圧を設定
することはできず、その他にゲート抵抗Ｒｇ、電＃抵抗
Ｒｄ、帰還抵抗Ｒｆのそれぞれを綜合的に調節しなけれ
ばならない。
発明の効果
本発明に依れば、ドレインのみに電源が接続され且つド
レインとゲートとの間に帰還抵抗が挿入された電界効果
トランジスタを有する帰還型増幅回路に於いて、その電
界効果トランジスタのソースト接地の間にソース抵抗と
ソース側路コンデンザとをそれぞれ挿入し、同じくゲー
トと接地の間にゲート抵抗を挿入した構成にしであるの
で、ソースとゲートの間には負電圧が発生し、その負電
圧はゲート・バイアス電圧となって前記電界効果トラン
ジスタの動作点を定めることが出来るから、−電源方式
であるにも拘わらす、雑音指数の最適化が可能となり、
特性良好な帰還型増幅回路が得られるものである。
レインとゲートとの間に帰還抵抗が挿入された電界効果
トランジスタを有する帰還型増幅回路に於いて、その電
界効果トランジスタのソースト接地の間にソース抵抗と
ソース側路コンデンザとをそれぞれ挿入し、同じくゲー
トと接地の間にゲート抵抗を挿入した構成にしであるの
で、ソースとゲートの間には負電圧が発生し、その負電
圧はゲート・バイアス電圧となって前記電界効果トラン
ジスタの動作点を定めることが出来るから、−電源方式
であるにも拘わらす、雑音指数の最適化が可能となり、
特性良好な帰還型増幅回路が得られるものである。
第１図及び第２図はそれぞれ異なる従来例の要部回路図
、第３図及び第４図は本発明のそれぞれ異なる実施例の
要部回路図である。 １１３ニ於イて、Ｑは電界効果トランジスタ、Ｒｆは帰
還抵抗、Ｃｆは帰還コンデンサ、Ｒｇはケート抵抗、Ｒ
ｄば電源抵抗、＋ｖａｎはドレイン側供給電圧、 ＶＣ
Ｃはゲート側供給電圧、Ｒ５はソース抵抗、ｃＳはソー
ス側路コンテンサである。 特許出願人 富士通株式会社 代理人弁理士 玉蟲 久五部 （外３名） 第１図 第２図 第３図 第４図
、第３図及び第４図は本発明のそれぞれ異なる実施例の
要部回路図である。 １１３ニ於イて、Ｑは電界効果トランジスタ、Ｒｆは帰
還抵抗、Ｃｆは帰還コンデンサ、Ｒｇはケート抵抗、Ｒ
ｄば電源抵抗、＋ｖａｎはドレイン側供給電圧、 ＶＣ
Ｃはゲート側供給電圧、Ｒ５はソース抵抗、ｃＳはソー
ス側路コンテンサである。 特許出願人 富士通株式会社 代理人弁理士 玉蟲 久五部 （外３名） 第１図 第２図 第３図 第４図
Claims (1)
- ドレインのみに電源が接続され且つドレイン・ゲート間
に帰還抵抗が挿入された電界効果トランジスタを有する
帰還型増幅回路に於いて、前記電界効果トランジスタの
ソースと接地の間にそれぞれ挿入されたソース抵抗及び
ソース側路コンデ７号、同じくケートと接地の間に挿入
されたケート抵抗を備えてなることを特徴とする帰還型
増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4825583A JPS59174007A (ja) | 1983-03-23 | 1983-03-23 | 帰還型増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4825583A JPS59174007A (ja) | 1983-03-23 | 1983-03-23 | 帰還型増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59174007A true JPS59174007A (ja) | 1984-10-02 |
Family
ID=12798331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4825583A Pending JPS59174007A (ja) | 1983-03-23 | 1983-03-23 | 帰還型増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59174007A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5072199A (en) * | 1990-08-02 | 1991-12-10 | The Boeing Company | Broadband N-way active power splitter |
| EP0596562A1 (fr) * | 1992-11-04 | 1994-05-11 | Laboratoires D'electronique Philips S.A.S. | Dispositif comprenant un circuit pour traiter un signal alternatif |
-
1983
- 1983-03-23 JP JP4825583A patent/JPS59174007A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5072199A (en) * | 1990-08-02 | 1991-12-10 | The Boeing Company | Broadband N-way active power splitter |
| EP0596562A1 (fr) * | 1992-11-04 | 1994-05-11 | Laboratoires D'electronique Philips S.A.S. | Dispositif comprenant un circuit pour traiter un signal alternatif |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5270882A (en) | Low-voltage, low-power amplifier for magnetoresistive sensor | |
| US4596958A (en) | Differential common base amplifier with feed forward circuit | |
| JPS5844803A (ja) | １１／２ポ−ルオ−デイオ電力増幅器 | |
| JPH0472401B2 (ja) | ||
| US4532604A (en) | Predistortion circuit | |
| JPH08265065A (ja) | 増幅回路 | |
| JP3970454B2 (ja) | 高周波アイソレーションアンプ | |
| JPS5899913U (ja) | 高周波増幅器 | |
| US4139825A (en) | Audio frequency amplifier | |
| JPH09116347A (ja) | シングルエンド入力型高周波増幅器 | |
| JPH0135532B2 (ja) | ||
| JPH0846446A (ja) | ゲートバイアス回路 | |
| JPH02151109A (ja) | 半導体増幅回路 | |
| JPS62188411A (ja) | 利得制御回路 | |
| JP3176793B2 (ja) | 増幅回路 | |
| JPH04371005A (ja) | Ｆｅｔのゲートバイアス回路 | |
| GB2050771A (en) | Car-mounted audio equipment | |
| JPH0366201A (ja) | 半導体装置 | |
| JPH0441604Y2 (ja) | ||
| JPS6232523B2 (ja) | ||
| JPS5846568Y2 (ja) | 高周波トランジスタｃ級増幅器のバイアス回路 | |
| JPH0135534B2 (ja) | ||
| JPH05235655A (ja) | 高周波用増幅回路 | |
| JPH11205048A (ja) | 半導体回路 | |
| JPH05145347A (ja) | Ｆｅｔバイアス回路 |