JPS59178681A - パタ−ン形成方法 - Google Patents
パタ−ン形成方法Info
- Publication number
- JPS59178681A JPS59178681A JP58054389A JP5438983A JPS59178681A JP S59178681 A JPS59178681 A JP S59178681A JP 58054389 A JP58054389 A JP 58054389A JP 5438983 A JP5438983 A JP 5438983A JP S59178681 A JPS59178681 A JP S59178681A
- Authority
- JP
- Japan
- Prior art keywords
- conductor pattern
- pattern
- film
- plasma
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ｔａ１発明の技術分野
本発明は、磁気バブルメモリなどの製造工程のように、
アルミニウム系合金の膜をパターニングする工程を有す
る方法に関し、更に詳細にはアルミニウム系合金の膜の
腐蝕防止に関する。
アルミニウム系合金の膜をパターニングする工程を有す
る方法に関し、更に詳細にはアルミニウム系合金の膜の
腐蝕防止に関する。
（ｂｌ技術の背景
第１図は磁気バブルメモリの層構成を示す断面図で、Ｇ
ＧＧウェハ１に液相エピタキシャル成長法で形成したバ
ブル磁性膜２上に、ＳｉＯｒからなる絶縁層３ａを設け
、その上に＾１−Ｃｕ （Ｃｕ Ｏ，５〜２％）から
成るコンダクタパターン４が形成されている。コンダク
タパターン４上に再びＳｔＯ２の絶縁層３ｂを設けてか
ら、パーマロイパターン５がパターニングされ、最後に
５ｉＯｚまたは合成樹脂から成る絶縁Ｎ３ｃでコーティ
ングされる。
ＧＧウェハ１に液相エピタキシャル成長法で形成したバ
ブル磁性膜２上に、ＳｉＯｒからなる絶縁層３ａを設け
、その上に＾１−Ｃｕ （Ｃｕ Ｏ，５〜２％）から
成るコンダクタパターン４が形成されている。コンダク
タパターン４上に再びＳｔＯ２の絶縁層３ｂを設けてか
ら、パーマロイパターン５がパターニングされ、最後に
５ｉＯｚまたは合成樹脂から成る絶縁Ｎ３ｃでコーティ
ングされる。
（ｃ）従来技術とその問題点
このようにコンダクタパターン４はＡｌ−Ｃｕで構成さ
れるが、八１−Ｃｕなどのようなアルミニウム系合金の
膜は、洗浄工程で腐蝕しやすく、そのためにコンダクタ
としての特性に悪影響を及ぼす恐れがある。第２図は従
来のコンダクタパターンの作成工程を示す断面図である
。まず（イ）のようにＳｉＯｒの絶縁１ｉｉ３ａの上に
Ａｌ−Ｃｕの膜４１を蒸着またはスパンクリングで被着
させる。次いで（ロ）のようにホトレジスト６を塗布し
乾燥させた後、（ハ）のようにマスク７を重ねて露光し
、（ニ）のように現像しホトレジストのパターン６１を
形成する。（ホ）のようにこのホトレジストパターン６
１をマスクにしてイオンミリングなどの手法でＡｌ−Ｃ
ｕの膜４１をエツチングすると、ホトレジスｌ−ハター
ン６１の無い領域がエツチング除去されて、Ａｌ−Ｃｕ
のコンダクタパターン４が形成される。次に純水やアセ
トン中で超音波をかけて洗浄を行なった後、（１・）の
ようにレジストパターン６１を除去し、再度（チ）のよ
うに洗浄を行なう。
れるが、八１−Ｃｕなどのようなアルミニウム系合金の
膜は、洗浄工程で腐蝕しやすく、そのためにコンダクタ
としての特性に悪影響を及ぼす恐れがある。第２図は従
来のコンダクタパターンの作成工程を示す断面図である
。まず（イ）のようにＳｉＯｒの絶縁１ｉｉ３ａの上に
Ａｌ−Ｃｕの膜４１を蒸着またはスパンクリングで被着
させる。次いで（ロ）のようにホトレジスト６を塗布し
乾燥させた後、（ハ）のようにマスク７を重ねて露光し
、（ニ）のように現像しホトレジストのパターン６１を
形成する。（ホ）のようにこのホトレジストパターン６
１をマスクにしてイオンミリングなどの手法でＡｌ−Ｃ
ｕの膜４１をエツチングすると、ホトレジスｌ−ハター
ン６１の無い領域がエツチング除去されて、Ａｌ−Ｃｕ
のコンダクタパターン４が形成される。次に純水やアセ
トン中で超音波をかけて洗浄を行なった後、（１・）の
ようにレジストパターン６１を除去し、再度（チ）のよ
うに洗浄を行なう。
そして次のＳｉＯ２層３ｂの被着を行なう。
このようにＡｌ−Ｃｕのコンダクタパターン４が（チ）
の洗浄工程で洗浄されるため、折角パターン形成された
コンダクタパターン４の表面が洗浄水で腐蝕する。また
（へ）の洗浄工程でも、コンダクタパターン４の側面が
洗浄水に接触して腐蝕する。
の洗浄工程で洗浄されるため、折角パターン形成された
コンダクタパターン４の表面が洗浄水で腐蝕する。また
（へ）の洗浄工程でも、コンダクタパターン４の側面が
洗浄水に接触して腐蝕する。
（ｄ１発明の目的
本発明は、従来のコンダクタパターン形成時におけるこ
のような問題を解消し、洗浄時にコンダクタパターンが
腐蝕するのを未然に防止することを目的とする。
のような問題を解消し、洗浄時にコンダクタパターンが
腐蝕するのを未然に防止することを目的とする。
（ｅ）発明の構成
この目的を達成するために講じた本発明による技術的手
段は、スパンクリングや蒸着などの手法で被着形成した
アルミニウム系合金の膜をパクーニングして所定のパタ
ーンを得る方法において、アルミニウム系合金の膜が洗
浄水と接する時点より前に、該アルミニウム系合金の膜
を、酸素を含むプラズマに曝す方法を採っている。
段は、スパンクリングや蒸着などの手法で被着形成した
アルミニウム系合金の膜をパクーニングして所定のパタ
ーンを得る方法において、アルミニウム系合金の膜が洗
浄水と接する時点より前に、該アルミニウム系合金の膜
を、酸素を含むプラズマに曝す方法を採っている。
（ｆ）発明の実施例
次に本発明によるパターン形成方法が実際上どのように
具体化されるかを実施例で説明する。第３図は本発明に
よるパターン形成方法を工程順に示す断面図で、第２図
の従来のパターン形成方法と同じ工程には同じ符号がイ
」されている。即ち（イ）から（ボ）のコンダクタパタ
ーンのエソチング工程までは従来の構成と同しである。
具体化されるかを実施例で説明する。第３図は本発明に
よるパターン形成方法を工程順に示す断面図で、第２図
の従来のパターン形成方法と同じ工程には同じ符号がイ
」されている。即ち（イ）から（ボ）のコンダクタパタ
ーンのエソチング工程までは従来の構成と同しである。
本発明の方法ではこの（ホ）のコンダクタパターンのエ
ソチング工程と（ト）の洗浄工程との間で、酸素プラズ
マまたは空気プラズマに曝すことで、エツチングで形成
されたコンダクタパターン４の側面を酸化させ、アルミ
ナの膜４２を形成する。アルミニウムの酸化膜は耐腐蝕
性に優れているので、（ト）の洗浄工程で洗浄を行なっ
ても、洗浄水で酸化膜４２が腐蝕することはなく、従っ
てコンダクタパ（チ）の工程でレジストパターン６１が
除去されると、コンダクタパターン４の上面４３が露出
するので、次の洗浄工程で上面４３が腐蝕しないように
、（す）の工程でも、前記の場合と同様に酸素プラズマ
または空気プラズマに曝すことで、程度の酸化膜４４を
形成する。なおレジストパターン６１の除去を、プラズ
マドライアッシャ−によって、レジストパターン６１を
灰化して除去する場合は、灰化餘去後引き続いて１〜２
時間程度プラズマ雰囲気Ｇｊいておくことで、（す）の
酸でコンダクタパターン４の上面４３を酸化膜４４で保
護してから、（ヌ）の洗浄工程で洗浄を行なう。
ソチング工程と（ト）の洗浄工程との間で、酸素プラズ
マまたは空気プラズマに曝すことで、エツチングで形成
されたコンダクタパターン４の側面を酸化させ、アルミ
ナの膜４２を形成する。アルミニウムの酸化膜は耐腐蝕
性に優れているので、（ト）の洗浄工程で洗浄を行なっ
ても、洗浄水で酸化膜４２が腐蝕することはなく、従っ
てコンダクタパ（チ）の工程でレジストパターン６１が
除去されると、コンダクタパターン４の上面４３が露出
するので、次の洗浄工程で上面４３が腐蝕しないように
、（す）の工程でも、前記の場合と同様に酸素プラズマ
または空気プラズマに曝すことで、程度の酸化膜４４を
形成する。なおレジストパターン６１の除去を、プラズ
マドライアッシャ−によって、レジストパターン６１を
灰化して除去する場合は、灰化餘去後引き続いて１〜２
時間程度プラズマ雰囲気Ｇｊいておくことで、（す）の
酸でコンダクタパターン４の上面４３を酸化膜４４で保
護してから、（ヌ）の洗浄工程で洗浄を行なう。
なお（へ）とくり）の２つの工程で酸化膜形成５−
を行なっているが、（す）の工程における１回の酸化膜
形成だけでも有効である。即ちコンダクタパターン４の
側面の血清に対し上面４３の面積がはるかに大きいので
、側面が腐蝕してもコンダクタパターン全体としてはさ
ほど影響を受けない。
形成だけでも有効である。即ちコンダクタパターン４の
側面の血清に対し上面４３の面積がはるかに大きいので
、側面が腐蝕してもコンダクタパターン全体としてはさ
ほど影響を受けない。
このような場合は、（へ）の工程における側面の腐蝕防
止処理は行なわず、（す）の工程で」二面４３に酸化膜
４４を形成して、（ヌ）の洗浄工程における上面４３の
腐蝕防止を行なう。
止処理は行なわず、（す）の工程で」二面４３に酸化膜
４４を形成して、（ヌ）の洗浄工程における上面４３の
腐蝕防止を行なう。
このほかＡｌ−Ｃｕの膜４１を被着した後直ちに膜４１
の全面に酸化膜を形成することで、洗浄工程のみでなく
、ホトレジスト６の塗布工程やそれ以降のエソチング工
程などにおけるＡｌ−Ｃｕ膜４１の腐蝕も防止すること
ができ、特にリン酸液などで化学エツチングを行なう場
合に有効である。さらに（へ）窃工程における（ｌ１１
１面の酸化膜形成も行なえば完璧である。□ ＋ｇ１発明の効果 以上のように本発明によれば、Ａｌ−Ｃｕなどのような
アルミニウム系合金の膜が洗浄水と接する時６− 点より前に、該アルミニウム系合金の膜を、酸素プラズ
マや空気プラズマなどのように酸素を含むプラズマに曝
すことによって、露出している面に酸化膜を形成する。
の全面に酸化膜を形成することで、洗浄工程のみでなく
、ホトレジスト６の塗布工程やそれ以降のエソチング工
程などにおけるＡｌ−Ｃｕ膜４１の腐蝕も防止すること
ができ、特にリン酸液などで化学エツチングを行なう場
合に有効である。さらに（へ）窃工程における（ｌ１１
１面の酸化膜形成も行なえば完璧である。□ ＋ｇ１発明の効果 以上のように本発明によれば、Ａｌ−Ｃｕなどのような
アルミニウム系合金の膜が洗浄水と接する時６− 点より前に、該アルミニウム系合金の膜を、酸素プラズ
マや空気プラズマなどのように酸素を含むプラズマに曝
すことによって、露出している面に酸化膜を形成する。
こうして耐蝕性の強い酸化膜で被覆してから洗浄を行な
うので、従来のようにコンダクタパターンが洗浄水で腐
蝕して、コンダクタパターンとしての特性が低下するの
を未然に防止することができる。
うので、従来のようにコンダクタパターンが洗浄水で腐
蝕して、コンダクタパターンとしての特性が低下するの
を未然に防止することができる。
第１図は磁気バブルメモリの断面図、第２図は従来のパ
ターン形成方法を工程順に示す断面図、第３図は本発明
によるパターン形成方法の実施例を工程順に示す断面図
である。 図において、４はコンダクタパターン、４１は八ｌ−Ｃ
ｕの膜、４２．４４は酸化膜、４３はコンダクタパター
ンの上面をそれぞれ示す。 特許出願人 富士通株式会社代理人 弁理士
青 柳 稔７− 第１図 第２図 ３図
ターン形成方法を工程順に示す断面図、第３図は本発明
によるパターン形成方法の実施例を工程順に示す断面図
である。 図において、４はコンダクタパターン、４１は八ｌ−Ｃ
ｕの膜、４２．４４は酸化膜、４３はコンダクタパター
ンの上面をそれぞれ示す。 特許出願人 富士通株式会社代理人 弁理士
青 柳 稔７− 第１図 第２図 ３図
Claims (1)
- 【特許請求の範囲】 スパンクリングや蒸着などの手法で被着形成したアルミ
ニウム系合金の膜をパターニングして所定のパターンを
得る方法において、 アルミニウム系合金の膜が洗浄水と接する時点より前に
、該アルミニウム系合金の膜を、酸素を含むプラズマに
曝すことを特徴とするパターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58054389A JPS59178681A (ja) | 1983-03-30 | 1983-03-30 | パタ−ン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58054389A JPS59178681A (ja) | 1983-03-30 | 1983-03-30 | パタ−ン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59178681A true JPS59178681A (ja) | 1984-10-09 |
Family
ID=12969327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58054389A Pending JPS59178681A (ja) | 1983-03-30 | 1983-03-30 | パタ−ン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59178681A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03142797A (ja) * | 1989-10-27 | 1991-06-18 | Nec Ic Microcomput Syst Ltd | 半導体メモリの冗長回路 |
| JPH03214729A (ja) * | 1990-01-19 | 1991-09-19 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH098043A (ja) * | 1996-08-06 | 1997-01-10 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4995592A (ja) * | 1973-01-12 | 1974-09-10 | ||
| JPS50120578A (ja) * | 1974-03-06 | 1975-09-20 | ||
| JPS57120334A (en) * | 1981-01-17 | 1982-07-27 | Fujitsu Ltd | Manufacture of semiconductor device |
-
1983
- 1983-03-30 JP JP58054389A patent/JPS59178681A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4995592A (ja) * | 1973-01-12 | 1974-09-10 | ||
| JPS50120578A (ja) * | 1974-03-06 | 1975-09-20 | ||
| JPS57120334A (en) * | 1981-01-17 | 1982-07-27 | Fujitsu Ltd | Manufacture of semiconductor device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03142797A (ja) * | 1989-10-27 | 1991-06-18 | Nec Ic Microcomput Syst Ltd | 半導体メモリの冗長回路 |
| JPH03214729A (ja) * | 1990-01-19 | 1991-09-19 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH098043A (ja) * | 1996-08-06 | 1997-01-10 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6426012B1 (en) | Wet chemical etch process for patterning MRAM magnetic layers | |
| US4424271A (en) | Deposition process | |
| US4481071A (en) | Process of lift off of material | |
| JPS59178681A (ja) | パタ−ン形成方法 | |
| JP7219521B2 (ja) | プラチナパターニングのための犠牲層 | |
| US4334950A (en) | Advantageous fabrication technique for devices relying on magnetic properties | |
| JP2946102B2 (ja) | パターン形成方法 | |
| JP2002287376A (ja) | 薄膜形成方法、及び薄膜磁気ヘッドの製造方法 | |
| JPS61141158A (ja) | バンプ電極形成方法 | |
| JPS62149138A (ja) | 半導体装置の製造方法 | |
| JPS5950095B2 (ja) | 半導体装置の製造方法 | |
| US6093333A (en) | Method for etching thin nickel iron film to make a magnetic recording head | |
| JPH09181081A (ja) | 半導体装置の製造方法 | |
| JP2937537B2 (ja) | パターン形成方法 | |
| JPH10178018A (ja) | 半導体装置の製造方法 | |
| JPS6273744A (ja) | 金属配線パタ−ンの形成方法 | |
| JPS58192338A (ja) | 半導体装置及びその製造方法 | |
| JPH04129224A (ja) | 半導体装置の製造方法 | |
| JPH04243130A (ja) | エッチング処理方法 | |
| JPS61123011A (ja) | 磁気抵抗効果型薄膜磁気ヘツドの製造方法 | |
| JPS5885547A (ja) | 導電パタ−ンの形成方法 | |
| JPS63945B2 (ja) | ||
| JPS61104482A (ja) | 磁気バブルメモリ素子の作成方法 | |
| JPS5910227A (ja) | 半導体装置の製造方法 | |
| JPS63148638A (ja) | 半導体装置の製造方法 |