JPS59180875A - デ−タ処理装置の記憶制御方式 - Google Patents
デ−タ処理装置の記憶制御方式Info
- Publication number
- JPS59180875A JPS59180875A JP58055483A JP5548383A JPS59180875A JP S59180875 A JPS59180875 A JP S59180875A JP 58055483 A JP58055483 A JP 58055483A JP 5548383 A JP5548383 A JP 5548383A JP S59180875 A JPS59180875 A JP S59180875A
- Authority
- JP
- Japan
- Prior art keywords
- storage
- information
- page
- level
- page table
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
所定の単位で管理される情報とそのページ・テ−プルを
記憶する外部記憶装置、および外部記憶装置から読み込
んだ所定の単位の情報を舊己憶する記憶領域をもったデ
ータ処理装置を備えたデータ処理システムにおいて、デ
ータ処理装置のｉ己憶領域に記憶される情報にユーザの
使用頻度に一応じて記憶レベルを設定し、その記憶レベ
ル力５一定のレベル以上になった場合に永久記憶とする
と共に、記憶レベルをページ・テーブルに書き込んで管
理するようにしたデータ処理装置の言己憶佑ＩＪ御方式
に関するものでめる。
記憶する外部記憶装置、および外部記憶装置から読み込
んだ所定の単位の情報を舊己憶する記憶領域をもったデ
ータ処理装置を備えたデータ処理システムにおいて、デ
ータ処理装置のｉ己憶領域に記憶される情報にユーザの
使用頻度に一応じて記憶レベルを設定し、その記憶レベ
ル力５一定のレベル以上になった場合に永久記憶とする
と共に、記憶レベルをページ・テーブルに書き込んで管
理するようにしたデータ処理装置の言己憶佑ＩＪ御方式
に関するものでめる。
第１図はデータ処理装置の記憶制御方式を説明する図で
おる。第１図において、１はデータ処理装置％２は記憶
領域、３は外部記憶装置を示す。
おる。第１図において、１はデータ処理装置％２は記憶
領域、３は外部記憶装置を示す。
第１図’ＩＣおいて、ユーザで使用される情報ハ、外部
記憶装置３からデータ処理装置１の王言己憶上に用意さ
れる記憶領域２に一般的にはベージ単位で読み込ま詐記
憶される。このよりな言己憶領域２の情報を学習結果に
より記憶する方式としては。
記憶装置３からデータ処理装置１の王言己憶上に用意さ
れる記憶領域２に一般的にはベージ単位で読み込ま詐記
憶される。このよりな言己憶領域２の情報を学習結果に
より記憶する方式としては。
１度記憶しても時間が経過すれば忘れる（ン肖去される
）タイプの制御方式が一般的であるが、この方式には種
々の欠点がある。その欠点としては、定常的に使用さ扛
る記憶内容も長い周期でしか使用されないと消去されて
しまうことである。例えば、月に１度使用される記憶内
容と、毎日使用される記憶内容とがめるときには、記憶
容量に限界かめる場合、月に１度使用される記憶内容は
使用頻度が低いという理由で消去さｎてしまう。また、
システム全体として汎用的に管理されている情報は、た
とえユーザ毎には固定的に使用さｔようと、「単に使用
頻度の高い情報」としてしか記憶されない。一度消去さ
′ｎｆｃ記憶は、次回参照さｔ′Ｌ′ｆｃ時に再び外部
記憶装置から読み出さｎて記憶されるＯそのため実質的
には絶えず外部記憶装置から毎回読まれるのと同じだけ
の時間を要する。
）タイプの制御方式が一般的であるが、この方式には種
々の欠点がある。その欠点としては、定常的に使用さ扛
る記憶内容も長い周期でしか使用されないと消去されて
しまうことである。例えば、月に１度使用される記憶内
容と、毎日使用される記憶内容とがめるときには、記憶
容量に限界かめる場合、月に１度使用される記憶内容は
使用頻度が低いという理由で消去さｎてしまう。また、
システム全体として汎用的に管理されている情報は、た
とえユーザ毎には固定的に使用さｔようと、「単に使用
頻度の高い情報」としてしか記憶されない。一度消去さ
′ｎｆｃ記憶は、次回参照さｔ′Ｌ′ｆｃ時に再び外部
記憶装置から読み出さｎて記憶されるＯそのため実質的
には絶えず外部記憶装置から毎回読まれるのと同じだけ
の時間を要する。
本発明は、上記の考察に基づくものでろって、個々のユ
ーザで頻繁に使用される情報は、記憶を固定し、永久に
記憶するようにして、情報の検索や外部記憶上からの呼
び出し時間を最少にすることができるデータ処理装置の
記憶制御方式を提供することを目的とするものでめる０ 〔発明の構成〕 そのために本発明のデータ処理装置の記憶制御方式は、
所定の単位で管理さする情報と該情報のページ・テーブ
ルを記憶する外部記憶装置、および該外部記憶装置から
読み込んだ所定の単位の情報を記憶する記憶領域を持っ
たデータ処理装置を備えろデータ処理システムにおいて
、上記データ処理装置に、ｙステム起動時に上記外部記
憶装置から上記ページ・テーブルを復元し、システム終
了時に上記記憶装置に上記ページ・テーブルを退避する
処理を行うシステム起動／終了処理手段、上記記憶領域
に記憶さする情報の記憶レベル情報を持つページ制御ブ
ロックと上記記憶領域に記憶さｎる情報に対するアクセ
ス情報を持つ内部ページ・テーブルと上記復元されたペ
ージ・テーブルとを備えるベージ嗜テーブル管理手段、
上記アクセス情報を参照して該アクセス情報の内容に基
づいて上記記憶レベル情報の更新処理を行い、上記記憶
レベル情報に上限値と下限値を設定して上記記憶領域の
記憶容量が不足した場合には上記下限値の記憶レベル情
報を持つ情報の消去処理を行うＬＲＵ処理手段、および
上記上限値にある記憶レベル情報の下で所定の条件を満
足する場合には当該情報に対して永久記憶の設定処理を
行う永久記憶処理手段を設け、且つ上記ページ−テーブ
ル管理手段は、上記ページ・テーブルが上記外部記憶装
置から復元されてから上記ベージ制御ブロックに記憶レ
ベル情報の設定を行い、上記ページ・テーブルが上記外
部記憶装置に退避さ扛るまえに当該ページ・テーブルに
記憶レベル情報の設定を行うように構成されたことを特
徴とするものでめ妬〔発明の実施例〕 以下、本発明の実施例を図面を参照しつつ説明する。
ーザで頻繁に使用される情報は、記憶を固定し、永久に
記憶するようにして、情報の検索や外部記憶上からの呼
び出し時間を最少にすることができるデータ処理装置の
記憶制御方式を提供することを目的とするものでめる０ 〔発明の構成〕 そのために本発明のデータ処理装置の記憶制御方式は、
所定の単位で管理さする情報と該情報のページ・テーブ
ルを記憶する外部記憶装置、および該外部記憶装置から
読み込んだ所定の単位の情報を記憶する記憶領域を持っ
たデータ処理装置を備えろデータ処理システムにおいて
、上記データ処理装置に、ｙステム起動時に上記外部記
憶装置から上記ページ・テーブルを復元し、システム終
了時に上記記憶装置に上記ページ・テーブルを退避する
処理を行うシステム起動／終了処理手段、上記記憶領域
に記憶さする情報の記憶レベル情報を持つページ制御ブ
ロックと上記記憶領域に記憶さｎる情報に対するアクセ
ス情報を持つ内部ページ・テーブルと上記復元されたペ
ージ・テーブルとを備えるベージ嗜テーブル管理手段、
上記アクセス情報を参照して該アクセス情報の内容に基
づいて上記記憶レベル情報の更新処理を行い、上記記憶
レベル情報に上限値と下限値を設定して上記記憶領域の
記憶容量が不足した場合には上記下限値の記憶レベル情
報を持つ情報の消去処理を行うＬＲＵ処理手段、および
上記上限値にある記憶レベル情報の下で所定の条件を満
足する場合には当該情報に対して永久記憶の設定処理を
行う永久記憶処理手段を設け、且つ上記ページ−テーブ
ル管理手段は、上記ページ・テーブルが上記外部記憶装
置から復元されてから上記ベージ制御ブロックに記憶レ
ベル情報の設定を行い、上記ページ・テーブルが上記外
部記憶装置に退避さ扛るまえに当該ページ・テーブルに
記憶レベル情報の設定を行うように構成されたことを特
徴とするものでめ妬〔発明の実施例〕 以下、本発明の実施例を図面を参照しつつ説明する。
第２図は本発明の１実施例構成を示す図、第３図は本発
明が適用されるページ・テーブル管理機構の構成を説明
する図、第４図は本発明による記憶レベルの制御の概念
を説明する図、第５図は本発明が適用されるＬＲＵ処理
機構による処理の流れを説明する図である。図において
、２は記憶領域、３は外部記憶装置、４はシステム起動
／終了処理機構、５はＬＲＵ処理機構、６は永久記憶処
理機構、７はページ・テーブル管理機構、８はＰＣＢ
（Ｐａｇｅ Ｃｏｎｔｒｏｌ Ｂｌｏｃｋ ）、
９はＰＧＴＥＣＰａｇａ Ｔａｂｌｅ Ｅｎｔｒｙ
）、１０はＸ Ｐ Ｔ Ｅ（ＥｘｔｅｒｎａｌＰａｇｅ
Ｔａｂｌｅ Ｅｎｔｒｙ ）を示す。
明が適用されるページ・テーブル管理機構の構成を説明
する図、第４図は本発明による記憶レベルの制御の概念
を説明する図、第５図は本発明が適用されるＬＲＵ処理
機構による処理の流れを説明する図である。図において
、２は記憶領域、３は外部記憶装置、４はシステム起動
／終了処理機構、５はＬＲＵ処理機構、６は永久記憶処
理機構、７はページ・テーブル管理機構、８はＰＣＢ
（Ｐａｇｅ Ｃｏｎｔｒｏｌ Ｂｌｏｃｋ ）、
９はＰＧＴＥＣＰａｇａ Ｔａｂｌｅ Ｅｎｔｒｙ
）、１０はＸ Ｐ Ｔ Ｅ（ＥｘｔｅｒｎａｌＰａｇｅ
Ｔａｂｌｅ Ｅｎｔｒｙ ）を示す。
第２図において、ページ・テーブル管理機構７ｔＩｉｓ
ヘ−シ・チー７諏しＰＧＴやページ制御ブロックＰＣＢ
、外部ページ・テープＱｘｐＴを備え、その内容を示し
たのが第３図である。システム起動／停止処理機構４で
は、システム起動時に外部記憶装置３から外部ページ・
テーブルＸＰＴを復元し、システム終了時に外部記憶装
置３に外部ベージ・テーブルＸＰＴ’＆退避する。 Ｌ
ＲＵ ＣＬａａａｔＲｅｃｅｎｔｌｙ Ｕｓｅｄ
）処理機構５は、周期的に起動さｆＬ１ページ番テーブ
ルＰＧＴの変更ビット０％参照ビットＲの内容をもとに
頻度情報および記憶レベルの更新処理を行う。ページ・
テーブルＰＧＴの変更ピットＣおよび参照ピットＲは、
従来より設けられているもので、当該ページがアクセス
されｆｃ左きに与えられる情報である。永久記憶処理機
構６は、記憶レベルの更新処理において、記憶レベルが
Ｈ高レベルにあるものについて永久記憶として登録処理
を行うものである。
ヘ−シ・チー７諏しＰＧＴやページ制御ブロックＰＣＢ
、外部ページ・テープＱｘｐＴを備え、その内容を示し
たのが第３図である。システム起動／停止処理機構４で
は、システム起動時に外部記憶装置３から外部ページ・
テーブルＸＰＴを復元し、システム終了時に外部記憶装
置３に外部ベージ・テーブルＸＰＴ’＆退避する。 Ｌ
ＲＵ ＣＬａａａｔＲｅｃｅｎｔｌｙ Ｕｓｅｄ
）処理機構５は、周期的に起動さｆＬ１ページ番テーブ
ルＰＧＴの変更ビット０％参照ビットＲの内容をもとに
頻度情報および記憶レベルの更新処理を行う。ページ・
テーブルＰＧＴの変更ピットＣおよび参照ピットＲは、
従来より設けられているもので、当該ページがアクセス
されｆｃ左きに与えられる情報である。永久記憶処理機
構６は、記憶レベルの更新処理において、記憶レベルが
Ｈ高レベルにあるものについて永久記憶として登録処理
を行うものである。
次にページ響テーブル管理機構７について第３図を参照
しつつ説明する。第３図において、ＰＣＢ （Ｐａｇｅ
、Ｃｏ５ｔｒｏｌ Ｂｌｏｃｋ ） ８は、１
負半位に設けられるもので、記憶レベルを示すＱ−ＮＯ
（Ｑｕｇｕ４Ｎｕｍｄｇｒ ）と頻度情報ｎとＰ Ｇ
Ｔ Ｅ （ＰａｇｅＴａｂＪｇ Ｅ％ｔｒｙ ） ９
のポインタとを有し、ＰＧＴＥ９は、ページの論理アド
レスβと実アドレスγと変更ピットＣと参照ビットＲな
どを有してお９、こｔらのＰＣＢ８とＰＧＴＥ９により
主記憶上の内容な管理する。そしてＸ Ｐ Ｔ Ｅ （
ＥｘｔｅｒｎａｌＰａｇｅ Ｔａｂｌｅ Ｅｓｔｒ
ｙ）１０は外部ベージを管理するもので、先に述べたよ
うにシステム起動時に外部記憶装置３から復元され、シ
ステム終了時に外部記憶装置３に退避されるｏ ＸＰ
Ｔ ＥＩＯには、ＰＣＢ８の記憶レベルＱ−ｎｏ や
頻度情報ｎが書き込まれるようになっている。そして、
システム起動時に、外部記憶装置３からＸＰ置Ｏが復元
さ牡、ＸＰＴＥＩＯの記憶レベルＱ−ｎｏ や頻度情
報ｎがそのままＰＣＢ８に設定されると、前回のシステ
ム終了時と同じ状態が設定される。しかし、ＰＣＢ８に
設定される記憶レベルＱ −ＮＯや頻度情報ｎを、ＸＰ
ＴＥＩＯの内容と全く異なるある値を設定すると、前回
のシステム終了時とは異なる新たな起動時の状態が設定
される。そしてシステム終了時には、ＰＣＢ８の記憶レ
ベルＱ−ｓｏ や頻度情報ｎがセットさｆｌｔＸＰＴ
Ｅｌｏを外部記憶装置３に退避する。
しつつ説明する。第３図において、ＰＣＢ （Ｐａｇｅ
、Ｃｏ５ｔｒｏｌ Ｂｌｏｃｋ ） ８は、１
負半位に設けられるもので、記憶レベルを示すＱ−ＮＯ
（Ｑｕｇｕ４Ｎｕｍｄｇｒ ）と頻度情報ｎとＰ Ｇ
Ｔ Ｅ （ＰａｇｅＴａｂＪｇ Ｅ％ｔｒｙ ） ９
のポインタとを有し、ＰＧＴＥ９は、ページの論理アド
レスβと実アドレスγと変更ピットＣと参照ビットＲな
どを有してお９、こｔらのＰＣＢ８とＰＧＴＥ９により
主記憶上の内容な管理する。そしてＸ Ｐ Ｔ Ｅ （
ＥｘｔｅｒｎａｌＰａｇｅ Ｔａｂｌｅ Ｅｓｔｒ
ｙ）１０は外部ベージを管理するもので、先に述べたよ
うにシステム起動時に外部記憶装置３から復元され、シ
ステム終了時に外部記憶装置３に退避されるｏ ＸＰ
Ｔ ＥＩＯには、ＰＣＢ８の記憶レベルＱ−ｎｏ や
頻度情報ｎが書き込まれるようになっている。そして、
システム起動時に、外部記憶装置３からＸＰ置Ｏが復元
さ牡、ＸＰＴＥＩＯの記憶レベルＱ−ｎｏ や頻度情
報ｎがそのままＰＣＢ８に設定されると、前回のシステ
ム終了時と同じ状態が設定される。しかし、ＰＣＢ８に
設定される記憶レベルＱ −ＮＯや頻度情報ｎを、ＸＰ
ＴＥＩＯの内容と全く異なるある値を設定すると、前回
のシステム終了時とは異なる新たな起動時の状態が設定
される。そしてシステム終了時には、ＰＣＢ８の記憶レ
ベルＱ−ｓｏ や頻度情報ｎがセットさｆｌｔＸＰＴ
Ｅｌｏを外部記憶装置３に退避する。
記憶レベルは、第４図にその概念を示すように、まず、
成るページが参照時に初めて外部記憶装置から主記憶上
の記憶領域に読み込まれると、成る記憶レベル■に初期
設定される。その後、そのページがさらに参照されると
記憶が強まシ、最上位まで上がり記憶レベル■になると
永久記憶として処理される。逆にその後１０参照される
ことなく記憶が薄れ、記憶レベル■になると、記憶レベ
ル■のものは、記憶セルが満杯になると即座に消去され
る。このような記憶レベルの更新処理および永久記憶処
理は、先に述べたように、ＬＲＵ処理機構５および永久
処理機構６によシ行わｎるが、その処理を第５図を参照
しつつ説明する。
成るページが参照時に初めて外部記憶装置から主記憶上
の記憶領域に読み込まれると、成る記憶レベル■に初期
設定される。その後、そのページがさらに参照されると
記憶が強まシ、最上位まで上がり記憶レベル■になると
永久記憶として処理される。逆にその後１０参照される
ことなく記憶が薄れ、記憶レベル■になると、記憶レベ
ル■のものは、記憶セルが満杯になると即座に消去され
る。このような記憶レベルの更新処理および永久記憶処
理は、先に述べたように、ＬＲＵ処理機構５および永久
処理機構６によシ行わｎるが、その処理を第５図を参照
しつつ説明する。
■ 変更ピクトＣ又は参照ピットＲがオンであるか否か
を調べる。
を調べる。
Ｙｅｓの場合には■の処理を行いｓ Ｎｏ の場合に
は■の処理を行う。
は■の処理を行う。
■ 頻度情報ｎ ｗ ｎ ＋１とする。次に■の処理を
行う。
行う。
■ 頻度情報ｎが閾値Ｎ、以上になったか否かを調べる
。
。
Ｙｅｓの場合には■の処理を行い、Ｎｏ の場合には
リターン（ページ・テーブル管理機構７に制御を戻す）
する〇 ■ 記憶レベルＱ −ｎｏ を上位のレベルへ更新（
ＥｔＬｇＬ直し）をする（但し上限にある場合には後述
する永久記憶の設定を行う。）と共に、頻度情報ｎ ”
Ｎｏとする。そしてリターンする。
リターン（ページ・テーブル管理機構７に制御を戻す）
する〇 ■ 記憶レベルＱ −ｎｏ を上位のレベルへ更新（
ＥｔＬｇＬ直し）をする（但し上限にある場合には後述
する永久記憶の設定を行う。）と共に、頻度情報ｎ ”
Ｎｏとする。そしてリターンする。
■ 頻度情報ｎ−％−１とする。次に■の処理を行う。
■ 頻度情報ｎが閾値Ｎ２以下になったか否かを調べる
。
。
Ｙｅｓの場合には■の処理を行いｓ Ｎｏ の場合に
はリターンする。
はリターンする。
■ 記憶レベルＱ −ｎｏ を下位のレベルへ更新す
る（但し下限にるる場合にはそのまま）と共に頻度情報
ｎ ＝ Ｎ６とする。そしてリターンする０なお、■の
処理において、更新対象の記憶レベルＱ−ＫＯが、最上
位の記憶レベルである場合には、その時点で永久記憶処
理機構６が働き、例えば記憶レベルＱ−ｎｏ に永久
記憶フラグをたて、永久記憶として設定する０永久記憶
として設定さ扛た場合には、第５図に示すＬＲＵ処理の
対象から除外さ牡る。
る（但し下限にるる場合にはそのまま）と共に頻度情報
ｎ ＝ Ｎ６とする。そしてリターンする０なお、■の
処理において、更新対象の記憶レベルＱ−ＫＯが、最上
位の記憶レベルである場合には、その時点で永久記憶処
理機構６が働き、例えば記憶レベルＱ−ｎｏ に永久
記憶フラグをたて、永久記憶として設定する０永久記憶
として設定さ扛た場合には、第５図に示すＬＲＵ処理の
対象から除外さ牡る。
また、記憶レベルの表示として、システムにおいて常に
固定的に永久記憶とするものと、上記のＬＲＵ処理を行
った結果設定されて永久記憶となったものとを区別して
表示することにより、先に述べたシステム起動時から、
それら馨全て永久記憶として設定することも、また、シ
ステムにおいて常に固定的に永久記憶としているものの
みを永久記憶として設定することもできる。このよＱＫ
することによって１例えば、前回のシステム終了時と同
じような内容の業務に対しては前者のような設定を行っ
てシステム起動すると高い処理動車が得られ、また、前
回のシステム終了時とは異なる内容の業務に対しては後
者のような設定を行ってシステム起動し、且つ■の処理
における閾値Ｎ１を適当に変えて設定することによって
、新たな業務に対応した永久記憶の設定を効率的に行う
ことができる。特に、１回だけ通常の業務と異なる内容
の業務を行う場合については、外部ページ・テーブル（
第３図に示すＸＰＴＥＩＯ）を退避するときに、ページ
制御ブロック（第３図に示すＰＣＢ８）の内容を書き込
まずに、システム起動時の内容のままにして退避すると
、次回以降の通常の業務に対して前回設定された永久記
憶がそのまま設定できる。即ち、本発明は、ページ制御
ブロックの記憶レベルを外部ページ・テーブルの内容で
初期設定したり、或いは別の任意の内容で初期設定した
シすることにより永久記憶設定の条件を変えることがで
き、！り退避する外部ページ−テーブルに対してページ
制御ブロックの記憶レベルを新たに書き込んだシ、前回
のままの内容を残したシすることによって１次回以降に
送る記憶レベル情報を選択することもできる。
固定的に永久記憶とするものと、上記のＬＲＵ処理を行
った結果設定されて永久記憶となったものとを区別して
表示することにより、先に述べたシステム起動時から、
それら馨全て永久記憶として設定することも、また、シ
ステムにおいて常に固定的に永久記憶としているものの
みを永久記憶として設定することもできる。このよＱＫ
することによって１例えば、前回のシステム終了時と同
じような内容の業務に対しては前者のような設定を行っ
てシステム起動すると高い処理動車が得られ、また、前
回のシステム終了時とは異なる内容の業務に対しては後
者のような設定を行ってシステム起動し、且つ■の処理
における閾値Ｎ１を適当に変えて設定することによって
、新たな業務に対応した永久記憶の設定を効率的に行う
ことができる。特に、１回だけ通常の業務と異なる内容
の業務を行う場合については、外部ページ・テーブル（
第３図に示すＸＰＴＥＩＯ）を退避するときに、ページ
制御ブロック（第３図に示すＰＣＢ８）の内容を書き込
まずに、システム起動時の内容のままにして退避すると
、次回以降の通常の業務に対して前回設定された永久記
憶がそのまま設定できる。即ち、本発明は、ページ制御
ブロックの記憶レベルを外部ページ・テーブルの内容で
初期設定したり、或いは別の任意の内容で初期設定した
シすることにより永久記憶設定の条件を変えることがで
き、！り退避する外部ページ−テーブルに対してページ
制御ブロックの記憶レベルを新たに書き込んだシ、前回
のままの内容を残したシすることによって１次回以降に
送る記憶レベル情報を選択することもできる。
以上の説明から明らかなように、本発明によｎば、シス
テムとして標準的に提供する情報、例えばプログラム・
パッケージのロードモジュールや制御データ等のように
、数多くある情報の内で個個のユーザの利用する情報部
分が高速にアクセス可能とな９、処理時間の大幅な短縮
を実現することができる。
テムとして標準的に提供する情報、例えばプログラム・
パッケージのロードモジュールや制御データ等のように
、数多くある情報の内で個個のユーザの利用する情報部
分が高速にアクセス可能とな９、処理時間の大幅な短縮
を実現することができる。
第１図はデータ処理装置の記憶制御方式を説明する図、
第２図は本発明の１実施例構成を示す図、第３図は本発
明が適用されるページ・テーブル管理機構の構成を説明
する図、第４図は本発明による記憶レベルの制御の概念
を説明する図、第５図は本発明が適用されるＬＲＵ処理
機構による処理の流れを説明する図である。 １・・・データ処理装置、２・・・記憶領域、３・・・
外部記憶装置、４・・・システム起動／終了処理機構、
５・・・ＬＲＵ処理機構、６・・・永久記憶処理機構、
７・・・ページ・テーブル管理機構、８・・・ＰＣＢ（
ＰａｇｅＣｏｎｔｒｏｌ Ｂｌｏｃｋ ）、９− Ｐ
Ｇ Ｔ ’Ｅ （Ｐａ（ＨＴａｂｌｅＥｎｔｒｙ ）
ｓ １０−Ｘ Ｐ Ｔ Ｅ （Ｅｘｔｅｒｎ
ａｌ Ｐａｇｅ ＴａｂｌｅＥｎｔｒｖ） ｏ
− 特許出願人 富士通株式会社 代理人弁理士 京 谷 四 部 す１図 ！ ツ ３ 図 火 ４ 図 ｒ −−−−−−−一階−−−需−−−１１ １ １Ｔ１ １１
記＋ｔが１１参照さＩて１１優が １１薄れる１
１強まる。 ］１ １１
１１ １番
第２図は本発明の１実施例構成を示す図、第３図は本発
明が適用されるページ・テーブル管理機構の構成を説明
する図、第４図は本発明による記憶レベルの制御の概念
を説明する図、第５図は本発明が適用されるＬＲＵ処理
機構による処理の流れを説明する図である。 １・・・データ処理装置、２・・・記憶領域、３・・・
外部記憶装置、４・・・システム起動／終了処理機構、
５・・・ＬＲＵ処理機構、６・・・永久記憶処理機構、
７・・・ページ・テーブル管理機構、８・・・ＰＣＢ（
ＰａｇｅＣｏｎｔｒｏｌ Ｂｌｏｃｋ ）、９− Ｐ
Ｇ Ｔ ’Ｅ （Ｐａ（ＨＴａｂｌｅＥｎｔｒｙ ）
ｓ １０−Ｘ Ｐ Ｔ Ｅ （Ｅｘｔｅｒｎ
ａｌ Ｐａｇｅ ＴａｂｌｅＥｎｔｒｖ） ｏ
− 特許出願人 富士通株式会社 代理人弁理士 京 谷 四 部 す１図 ！ ツ ３ 図 火 ４ 図 ｒ −−−−−−−一階−−−需−−−１１ １ １Ｔ１ １１
記＋ｔが１１参照さＩて１１優が １１薄れる１
１強まる。 ］１ １１
１１ １番
Claims (1)
- 所定の単位で管理さ扛る情報と該情報のページ・テーブ
ルを記憶する外部記憶装置、および該外部記憶装置から
読み込んだ所定の単位の情報を記憶する記憶領域を持っ
たデータ処理装置を備えるデータ処！システムにおいて
、上記データ処理装置に、システム起動時に上記外部記
憶装置から上記ページ拳テーブルを復元し、システム終
了時に上記記憶装置に上記ページ・テーブルを退避する
処理を行うシステム起動／終了処理手段、上記記憶領域
に記憶される情報の記憶レベル情報を持つページ制御ブ
ロックと上記記憶領域に記憶される情報に対するアクセ
ス情報を持つ内部ページ書テーブルと上記復元されたペ
ージ・テーブルとを備えるページ・テーブル管理手段、
上記アクセス情報を参照して該アクセス情報の内容に基
づいて上記記憶レベル情報の更新処理を行い、上記記憶
レベル情報に上限値と下限値を設定して上記記憶領域の
記憶容量が不足した場合には上記下限値の記憶レベル情
報を持つ情報の消去処理を行うＬＲＵ処理手段、および
上記上限値にある記憶レベル情報の下で所定の条件を満
足する場合には当該情報に対して永久記憶の設定処理を
行う永久記憶処理手段を設け、且つ上記ページ・テーブ
ル管理手段は、上記ページ・テーブルが上記外部記憶装
置から復元されてから上記ページ制御ブロックに記憶レ
ベル情報の設定を行い、上記ページ・テーブルが上記外
部記憶装置に退避さＡ７：Ｉまえに当該ページ・テーブ
ルに記憶レベル情報の設定を行うように構成さ′ｎ′ｆ
ｃことを特徴とするデータ処理装置の記憶制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58055483A JPS59180875A (ja) | 1983-03-31 | 1983-03-31 | デ−タ処理装置の記憶制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58055483A JPS59180875A (ja) | 1983-03-31 | 1983-03-31 | デ−タ処理装置の記憶制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59180875A true JPS59180875A (ja) | 1984-10-15 |
Family
ID=12999864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58055483A Pending JPS59180875A (ja) | 1983-03-31 | 1983-03-31 | デ−タ処理装置の記憶制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59180875A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60140446A (ja) * | 1983-12-28 | 1985-07-25 | Hitachi Ltd | 記憶階層制御方式 |
| JPS62182949A (ja) * | 1986-02-07 | 1987-08-11 | Tetsudo Sogo Gijutsu Kenkyusho | 可変長レコ−ドデ−タイン・メモリ方式 |
-
1983
- 1983-03-31 JP JP58055483A patent/JPS59180875A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60140446A (ja) * | 1983-12-28 | 1985-07-25 | Hitachi Ltd | 記憶階層制御方式 |
| JPS62182949A (ja) * | 1986-02-07 | 1987-08-11 | Tetsudo Sogo Gijutsu Kenkyusho | 可変長レコ−ドデ−タイン・メモリ方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7188210B2 (en) | Method of writing, erasing, and controlling memory for memory device | |
| US5778443A (en) | Method and apparatus for conserving power and system resources in a computer system employing a virtual memory | |
| US12118216B2 (en) | Recycled version number values in flash memory | |
| TW200532706A (en) | Data managing method and data access system for storing all management data in a management bank of a non-volatile memory | |
| JPH06119510A (ja) | メモリカード | |
| JPS6336538B2 (ja) | ||
| JP2758745B2 (ja) | 記憶回路 | |
| JP2990609B2 (ja) | 計算機システム | |
| JPH06266626A (ja) | 半導体補助記憶装置のバックアップ方法と不揮発化半導体補助記憶装置 | |
| JP3080682B2 (ja) | スチルカメラのデータ書込方式 | |
| JP2002229550A (ja) | 情報端末装置 | |
| JPS60117346A (ja) | 情報ファイル方式 | |
| JP2605476B2 (ja) | ダンプ採取処理方法 | |
| JPS61188647A (ja) | Ｒａｍデイスク装置 | |
| JPH04239356A (ja) | 半導体ファイルメモリ装置 | |
| JPH04328394A (ja) | ファイル記憶用メモリ | |
| JPH04239357A (ja) | 半導体ファイルメモリ装置 | |
| JPH08335193A (ja) | 情報処理装置 | |
| JPS62286140A (ja) | 代替メモリ領域の制御装置 | |
| JPH04262433A (ja) | メモリカード | |
| JPH0646117A (ja) | 再ダイヤルメモリ | |
| JPS6061851A (ja) | 入出力処理装置 | |
| JPS6162152A (ja) | 記憶装置の空き領域管理方式 | |
| JPS63257847A (ja) | フアイル管理方式 | |
| JPS646487B2 (ja) |