JPS59181560A - 静電破壊防止回路 - Google Patents
静電破壊防止回路Info
- Publication number
- JPS59181560A JPS59181560A JP58053584A JP5358483A JPS59181560A JP S59181560 A JPS59181560 A JP S59181560A JP 58053584 A JP58053584 A JP 58053584A JP 5358483 A JP5358483 A JP 5358483A JP S59181560 A JPS59181560 A JP S59181560A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- circuit
- power supply
- electrostatic breakdown
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発１！＃１の技術分力一
本発明はワンチップＩ Ｃ（ｉｎｔｅｇｒａｔｅｄ ｃ
ｉｒｃｕｉｔ ）における静電破壊防止回路、特にバイ
ポーラトランジスタで構１３ＸされるワンチップＩＣに
おける静電破壊防止回路に関する。
ｉｒｃｕｉｔ ）における静電破壊防止回路、特にバイ
ポーラトランジスタで構１３ＸされるワンチップＩＣに
おける静電破壊防止回路に関する。
技術の背景
ＩＣの外部ビン、にイロ１ら〃１七の原因により高電圧
の靜亀気が印加されるとＩＣの円部回路が静電破壊する
ことが良く知られている。、然しなから、これは王とし
てＭＯＳトランジスタＩＣＥついて関心かもてれており
、バイポーラトランジスタＩＣにμ余ｐ目が回けられて
いなかった、というのけ、ＭＯＳ）ランジスタＩＣでは
その博い各ゲート酸化膜の耐圧が低く、静電破壊に対（
、てすｉに注意しなけ２１．ばならな〃）っＫからであ
る。
の靜亀気が印加されるとＩＣの円部回路が静電破壊する
ことが良く知られている。、然しなから、これは王とし
てＭＯＳトランジスタＩＣＥついて関心かもてれており
、バイポーラトランジスタＩＣにμ余ｐ目が回けられて
いなかった、というのけ、ＭＯＳ）ランジスタＩＣでは
その博い各ゲート酸化膜の耐圧が低く、静電破壊に対（
、てすｉに注意しなけ２１．ばならな〃）っＫからであ
る。
ところが近年、バイポーラトランジスタｉ ＣＶｔつい
てもその静電破壊対策に関心かもにれるようになっ−Ｃ
いる。これはその各接合部での靜′市イ波壊に対する強
度が弱いという＄実に関心が高まっ定からだと思われる
、 従来技術と問題廣 上記のとおりバイポーラトランジスタＩＣでけ靜亀Ｗ服
についての考聚が十分なされておらず、これとい−茫従
来例はない ７ｚだし、ＭＯＳ トランジスタＩＣにお
ける静電破壊防止回路の代表例ｆ バイポーラトランジ
スタＩＣに適用するという試みｈｘさｊていｚｌすなわ
ち、ＩＣの外部ビンよＦ）内部パッドに入ったところで
鞘１’Ｂ＃ｊ（■−側と第２第源（Ｖｚｙ ）側とに対
し、各々逆バイアスとなるようにダイオードを接続する
（後述）といつものである。ところが実際に試毅してみ
ると。
てもその静電破壊対策に関心かもにれるようになっ−Ｃ
いる。これはその各接合部での靜′市イ波壊に対する強
度が弱いという＄実に関心が高まっ定からだと思われる
、 従来技術と問題廣 上記のとおりバイポーラトランジスタＩＣでけ靜亀Ｗ服
についての考聚が十分なされておらず、これとい−茫従
来例はない ７ｚだし、ＭＯＳ トランジスタＩＣにお
ける静電破壊防止回路の代表例ｆ バイポーラトランジ
スタＩＣに適用するという試みｈｘさｊていｚｌすなわ
ち、ＩＣの外部ビンよＦ）内部パッドに入ったところで
鞘１’Ｂ＃ｊ（■−側と第２第源（Ｖｚｙ ）側とに対
し、各々逆バイアスとなるようにダイオードを接続する
（後述）といつものである。ところが実際に試毅してみ
ると。
思っ’ｒ：、にうｌ成果がル」侍できず、より実用的な
ものが侶らノ′１．ていない、こｎが問題点でるる、発
明の目的 上記間一点に産み本′ｉα萌２１″１．より実用的な静
電破壊防止回路を提案することを目的とするものである
。
ものが侶らノ′１．ていない、こｎが問題点でるる、発
明の目的 上記間一点に産み本′ｉα萌２１″１．より実用的な静
電破壊防止回路を提案することを目的とするものである
。
発明の構成
上記目的茫達成する定めに本発明は＝＠ｌ電源段におい
で該ＩＣの外部ビンに対しベースを介して接続され相手
午嘱第１ トランジスタ０′）書働ヰ壽静電破壊防止回
へであって、Ａｌｌｌｌ記事１電源Ｖｃｃ）と前記ダ目
トランジスタの１１１記ベースとの間に挿入されて電流
増幅機能を果す第２トランジスタと、該第２トランジス
タのベースと前記第２電源（Ｖｈａ ）との間に栢１人
され２．）’１３トランジスタとからなり且つ咳第３ト
ランジスタのベースに該第２電源（Ｖｉｇｉ）に共呑接
続でれてダイオード機能２果丁ことを特徴とするもので
あ４）、実施例 第１［’ｇｌｉ’ｌ木梵明の基本構成？示す回路図であ
り、バイポーラトランジスタＩＣの入力段にへｙト−す
る。
で該ＩＣの外部ビンに対しベースを介して接続され相手
午嘱第１ トランジスタ０′）書働ヰ壽静電破壊防止回
へであって、Ａｌｌｌｌ記事１電源Ｖｃｃ）と前記ダ目
トランジスタの１１１記ベースとの間に挿入されて電流
増幅機能を果す第２トランジスタと、該第２トランジス
タのベースと前記第２電源（Ｖｈａ ）との間に栢１人
され２．）’１３トランジスタとからなり且つ咳第３ト
ランジスタのベースに該第２電源（Ｖｉｇｉ）に共呑接
続でれてダイオード機能２果丁ことを特徴とするもので
あ４）、実施例 第１［’ｇｌｉ’ｌ木梵明の基本構成？示す回路図であ
り、バイポーラトランジスタＩＣの入力段にへｙト−す
る。
この静′σＬ破犠防止［用箔Ａけ、純粋に（は第２トラ
ンジヌタＱ２と第３トランジスタＱ３（ダイオードとし
て機能する）７）・らなり、既存の４３１トランジスタ
Ｑ１ と１．ノ帥ノ１−で１力２．／）て静７エ破壊
防止磯蒲と果す。
ンジヌタＱ２と第３トランジスタＱ３（ダイオードとし
て機能する）７）・らなり、既存の４３１トランジスタ
Ｑ１ と１．ノ帥ノ１−で１力２．／）て静７エ破壊
防止磯蒲と果す。
この第１トランジスタＱ、 のベースｌｒゴ当ＣＩＣ
の外部ビンＰ Ｉ Ｎにパッド（後述の１−’ＡＤ）ｋ
介して接続するつ又、８該ＩＣは全体として１力１掌源
（ｖｃｃ）と絹２第源（Ｖｍｐ；）に、Ｉ’、Ｊ、駆勅
さ；ｎ、 ｈ。ｑお、第２トランジスタＱ２ は電流
増幅機能全果す。
の外部ビンＰ Ｉ Ｎにパッド（後述の１−’ＡＤ）ｋ
介して接続するつ又、８該ＩＣは全体として１力１掌源
（ｖｃｃ）と絹２第源（Ｖｍｐ；）に、Ｉ’、Ｊ、駆勅
さ；ｎ、 ｈ。ｑお、第２トランジスタＱ２ は電流
増幅機能全果す。
第２図は第１図の回路をもう少し詳しく描いに一例を示
す回路図であり、同一の構成要素には同一の参照記号を
付して示す。本図において、第１トランジスタＱ＋ ’
ｔ″を例えばＥ ＣＬ （ｅｍｉｔｔｅｒ ｃｏｕｐｌ
ｅｄｌｏｇｉｃ ）回路の一部として示されており、又
、第３トランジスタＱ３セベースーコレクタシヨートト
してダイオード機能を果す、なお、参考として、従来試
みられにダイオードによる静電防止回路例を点線で示す
。この従来の試みによれば、十分な静電防止効果を上げ
ることができなかっに０その足付的な理由については十
分解明されていない。
す回路図であり、同一の構成要素には同一の参照記号を
付して示す。本図において、第１トランジスタＱ＋ ’
ｔ″を例えばＥ ＣＬ （ｅｍｉｔｔｅｒ ｃｏｕｐｌ
ｅｄｌｏｇｉｃ ）回路の一部として示されており、又
、第３トランジスタＱ３セベースーコレクタシヨートト
してダイオード機能を果す、なお、参考として、従来試
みられにダイオードによる静電防止回路例を点線で示す
。この従来の試みによれば、十分な静電防止効果を上げ
ることができなかっに０その足付的な理由については十
分解明されていない。
ところで静電気に、Ｃり生ずる高電圧には正極性のもの
と負極性のものとがある。このうち、正極性のものより
負極性のものの方が静電破壊効果が大であることが経験
的に知らｎている。先ず正極性の高電圧が外部ビンＰＩ
Ｎに印加されにとすると、この高電圧に伴う電流は図中
矢印■で示しにルートを経て第１ｔ源■。。へ抜ける。
と負極性のものとがある。このうち、正極性のものより
負極性のものの方が静電破壊効果が大であることが経験
的に知らｎている。先ず正極性の高電圧が外部ビンＰＩ
Ｎに印加されにとすると、この高電圧に伴う電流は図中
矢印■で示しにルートを経て第１ｔ源■。。へ抜ける。
一方、静電破壊力の大きい負極性の高電圧が外部ビンＰ
ＩＮに印加されにとすると、この高電圧に伴う電帽は、
第ｌ電源Ｖ。Ｃより図中矢印θで示しにルートで外部へ
引ぎ込まれる。この場合、第２トランジヌタＱ２ はそ
のベー７を通してトランジスタ（ダイオード）Ｑ３ か
らの電流（矢印θ′）？引き込むので、電流増幅機能が
現われ、十分大きな放電電流全該負極性の高電圧に向っ
て流すことになる。このように負極性の高電圧、例えば
−８００■に強いということは、十分実用として役立つ
ことを意味する。
ＩＮに印加されにとすると、この高電圧に伴う電帽は、
第ｌ電源Ｖ。Ｃより図中矢印θで示しにルートで外部へ
引ぎ込まれる。この場合、第２トランジヌタＱ２ はそ
のベー７を通してトランジスタ（ダイオード）Ｑ３ か
らの電流（矢印θ′）？引き込むので、電流増幅機能が
現われ、十分大きな放電電流全該負極性の高電圧に向っ
て流すことになる。このように負極性の高電圧、例えば
−８００■に強いということは、十分実用として役立つ
ことを意味する。
＠２図に示す如く、断定Ｖｃ２つのトランジスタＱ２．
Ｑ、、が設けられることになるが、これによりＩＣ回路
の集積度が犠牲になってはならない、例えばＥＣＬ回路
のゲートアレイを有するＩＣでは、余分なスペースは殆
どない。ところが第２図の静電破壊防止回路Ａ′ は僅
かなスペースに埋め込むことができる。第３図は鄭２図
の静電破壊防止回路Ａ′ を半導体ＩＣ基板中に埋め込
んだ場合のレイアウトパターンを示す図であり、第２図
と同一の構成要素には同一の参照記号を付して示す。
Ｑ、、が設けられることになるが、これによりＩＣ回路
の集積度が犠牲になってはならない、例えばＥＣＬ回路
のゲートアレイを有するＩＣでは、余分なスペースは殆
どない。ところが第２図の静電破壊防止回路Ａ′ は僅
かなスペースに埋め込むことができる。第３図は鄭２図
の静電破壊防止回路Ａ′ を半導体ＩＣ基板中に埋め込
んだ場合のレイアウトパターンを示す図であり、第２図
と同一の構成要素には同一の参照記号を付して示す。
本図において、ＩＳＯはＰ形のアインレーンヨン領域で
あり、第２電源（Ｖ■）と同レベルにある。
あり、第２電源（Ｖ■）と同レベルにある。
又、 Ｎ−ｕＮ−層であｔ）第ｌ電源（ｖｃｏ）と同し
ベＡＩＣ，ｉる。ＰＡＤは通常のパッドであり、ワイヤ
ボンディング等にＪ、！ｌｌ外部ビンＰＩＮにつながる
。
ベＡＩＣ，ｉる。ＰＡＤは通常のパッドであり、ワイヤ
ボンディング等にＪ、！ｌｌ外部ビンＰＩＮにつながる
。
このパッドＰＡＤにはトランジスタＱ１ のペースお
よびトランジスタＱ２ のエミッタＥ２ がつながる
。トランジスタＱ２ のベースＢ２ はトランジスタ
Ｑ３ のエミッタＥ３ につながり、そのベースＢ３と
コレクタ０３ は導通で基板の■８ｏにつながる。
よびトランジスタＱ２ のエミッタＥ２ がつながる
。トランジスタＱ２ のベースＢ２ はトランジスタ
Ｑ３ のエミッタＥ３ につながり、そのベースＢ３と
コレクタ０３ は導通で基板の■８ｏにつながる。
かくの如く、トランジスタＱ３ はパッドＰＡＤの近
傍の空きスペースに覧かれており集積度の向上に支障と
ならない。又、トランジスタロ２ノコレクタＣ２ＨＮ一
層そのものを共用しておジ小面積で形成でき小。
傍の空きスペースに覧かれており集積度の向上に支障と
ならない。又、トランジスタロ２ノコレクタＣ２ＨＮ一
層そのものを共用しておジ小面積で形成でき小。
発明の効果
以」二説明しにように本発明によれば、バイポーラトラ
ンジスタ形式のＩＣＥ対して十分実用に供し得る静電破
壊防止回路が実現される。
ンジスタ形式のＩＣＥ対して十分実用に供し得る静電破
壊防止回路が実現される。
第１図は本発明の基本構成を示す回路図、第２図は鄭１
図の回路をもう少し詳しく描いた一例を示す回路図、第
３図は＠２図の静電破壊防止回路Ａ′ を半導体ＩＣ基
板中に埋め込んだ場合のレイアウトパターンを示す図で
ある。
図の回路をもう少し詳しく描いた一例を示す回路図、第
３図は＠２図の静電破壊防止回路Ａ′ を半導体ＩＣ基
板中に埋め込んだ場合のレイアウトパターンを示す図で
ある。
Ａ 、 Ａ’・・・・・・静電破壊防止回路、Ｑ、・・
・・・・第１トランジスタ、Ｑ２・・・・・・第２トラ
ンジスターＱ３・・・・・・第３トランジスタ、ＰＩＮ
・・・・・・外部ビン。
・・・・第１トランジスタ、Ｑ２・・・・・・第２トラ
ンジスターＱ３・・・・・・第３トランジスタ、ＰＩＮ
・・・・・・外部ビン。
特許出−人
富士通株式会社
特許出願代理人
弁理士 Ｉ 木 朗
弁理士 西 舘 和 之
弁理士 ビタ １）幸 男
弁理士 山 口 昭 之
Claims (1)
- ［、ｕ問電源（Ｖｃｃ）と第２電源（寿。）によって駆
動さｔＬるバイボ・−ラトランジスタ回路形式のＩＣＩ
！にお幻る入力段において該ＩＣの外部ピンに対しベー
スを介して接続される第１トランジヌタの静電破壊’に
防止するだめの回路であっで、前記第１電源（Ｖｏ。）
と前記第ｌトランジスタの１】１１記ベースとの間に挿
入されて電流増幅機能を果す第２トランジスタと、該第
２トランジスタのベースと前記第２寅源（ＶＥＥ ）と
の間に挿入される第３トランジスタとからなり且つ該第
３トランジスタのベースは該第２電源（ＶＥｃ）ＩｃＭ
続されでダイオード機能を朱１゛こ゛とを特徴とする静
電破壊防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58053584A JPS59181560A (ja) | 1983-03-31 | 1983-03-31 | 静電破壊防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58053584A JPS59181560A (ja) | 1983-03-31 | 1983-03-31 | 静電破壊防止回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59181560A true JPS59181560A (ja) | 1984-10-16 |
Family
ID=12946895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58053584A Pending JPS59181560A (ja) | 1983-03-31 | 1983-03-31 | 静電破壊防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59181560A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6163446A (en) * | 1997-09-02 | 2000-12-19 | Telefonaktiebolaget Lm Ericsson | Protective circuit |
| US7013123B2 (en) | 2000-02-21 | 2006-03-14 | Hitachi, Ltd. | Wireless communication system |
| JPWO2015194127A1 (ja) * | 2014-06-17 | 2017-05-25 | パナソニックＩｐマネジメント株式会社 | 半導体装置 |
-
1983
- 1983-03-31 JP JP58053584A patent/JPS59181560A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6163446A (en) * | 1997-09-02 | 2000-12-19 | Telefonaktiebolaget Lm Ericsson | Protective circuit |
| US7013123B2 (en) | 2000-02-21 | 2006-03-14 | Hitachi, Ltd. | Wireless communication system |
| US7274923B2 (en) | 2000-02-21 | 2007-09-25 | Hitachi, Ltd. | Wireless communication system |
| US7379728B2 (en) | 2000-02-21 | 2008-05-27 | Hitachi, Ltd. | Wireless communication system |
| US7783276B2 (en) | 2000-02-21 | 2010-08-24 | Renesas Technology Corp. | Wireless communication system |
| US8036628B2 (en) | 2000-02-21 | 2011-10-11 | Renesas Electronics Corporation | Wireless communication system |
| US8204471B2 (en) | 2000-02-21 | 2012-06-19 | Renesas Electronics Corporation | Wireless communication system |
| US8472911B2 (en) | 2000-02-21 | 2013-06-25 | Renesas Electronics Corporation | Wireless communication system |
| US8824994B2 (en) | 2000-02-21 | 2014-09-02 | Renesas Electronics Corporation | Wireless communication system |
| US9014655B2 (en) | 2000-02-21 | 2015-04-21 | Renesas Electronics Corporation | Wireless communication system |
| US9331031B2 (en) | 2000-02-21 | 2016-05-03 | Renesas Electronics Corporation | Wireless communication system |
| JPWO2015194127A1 (ja) * | 2014-06-17 | 2017-05-25 | パナソニックＩｐマネジメント株式会社 | 半導体装置 |
| US9905563B2 (en) | 2014-06-17 | 2018-02-27 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5341866B2 (ja) | 半導体集積回路装置 | |
| CN101290933B (zh) | 静电放电保护装置 | |
| JPS63147357A (ja) | 静電気放電保護回路 | |
| US7098511B2 (en) | ESD protection circuit | |
| JPS5990120A (ja) | 保護回路 | |
| CN101728820A (zh) | 用于触发双重scr esd保护的电源箝位电路和方法 | |
| JP3492666B2 (ja) | 半導体装置のｅｓｄ保護回路 | |
| TWI286380B (en) | Semiconductor integrated circuit device | |
| US6411485B1 (en) | Electrostatic discharge protection circuit for multi-voltage power supply circuit | |
| USRE37982E1 (en) | Method for preventing electrostatic discharge failure in an integrated circuit package | |
| JPS59181560A (ja) | 静電破壊防止回路 | |
| US7834402B2 (en) | Semiconductor integrated circuit device | |
| JPH0327566A (ja) | サージ保護装置 | |
| JP3499578B2 (ja) | 半導体集積回路 | |
| JP7730046B2 (ja) | 半導体集積回路装置 | |
| US6631059B1 (en) | ESD protection circuit | |
| JPH05335493A (ja) | 入力保護回路 | |
| JPH05226584A (ja) | 集積回路装置 | |
| JPS5886756A (ja) | 半導体装置 | |
| JPS58145155A (ja) | 半導体装置 | |
| TW200828713A (en) | Electrostatic discharge protection circuit | |
| CN100338769C (zh) | 用于过高或过低输入电压准位的静电放电保护装置 | |
| KR100234689B1 (ko) | 고속 디램용 정전기 방전회로 | |
| JPH03173468A (ja) | 半導体集積装置 | |
| US6180964B1 (en) | Low leakage wire bond pad structure for integrated circuits |