JPS59185475A

JPS59185475A - 固体撮像素子の駆動方法

Info

Publication number: JPS59185475A
Application number: JP58061098A
Authority: JP
Inventors: Kenichi Niihori; 新堀　謙一; Kazuo Ishikawa; 和男石川
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1983-04-06
Filing date: 1983-04-06
Publication date: 1984-10-22
Also published as: US4803555A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（技術分野）本発明は固体撮像素子、就中、フレーム転送型固体撮像
素子の駆動方法に関する。

（従来技術）例えば、フレーム転送型の固体撮像素子（例えばＣ０Ｄ
）をテレビジョンに於ける撮像の目的で使用する場合、
テレビジョンのフィールド周期と同等の周期で該素子を
駆動することが必要となる。例えば、ＮＴＳＣ方式に準
拠したテレビジョン・システムではフィールド周期ｉｔ
１／６０ｓｅｃ−であシ、従って、フレーム転送型の素
子の場合には、１／６ｏ就周期でその撮像部から記憶部
への信号（電荷）の移送を行うと共に、略１／６０ｓｅ
ｃの間に該記憶部からの記憶信号（電荷）の読み出しを
行うべくこれを駆動する必要がある。

一方、被撮像対象の広範な輝度変動に対し、素子の出力
或いはこれを処理して得られ°る撮像信号のレベルを所
定の安定な範囲内に納める様にすることもまだ必要であ
るが、これについては例えば、絞９等の手段を用いて撮
像部に対する入射光量を調節する様にしたり、或いは、
出力の処理系中にＡＧＣ増幅器を挿入して信号レベルを
調節することが行われている。しかし乍ら、対象が極め
て高輝度である場合には、上記の絞り或いはＡＧＣ増幅
器では信号レベルの調節を十分に行い得ない場合が多い
。

また、これとは別に、例えば、対象が高速で運動してい
る様な場合、上述したテレビジョンのフィールド周期に
準拠した周期での素子の駆動によシその撮像部での受光
時間が略１／６０ｓｅｃとなることによってディスプレ
イに際し、所謂、画像流れや画像振れと云った好ましか
らざる事態を生ずることがある０以上は何れも冒頭に述べた様に素子をテレビジョンのフ
ィールド周期に準拠した周期で駆動しなければならない
ことに起因して生ずる不都合であるが、これを回避する
ためには、例えば、機械的なシャッタを利用してこれに
より上記の受光時間を制御すると云った方法があるが、
しかし、とれによると別にシャッタを備えなければなら
ないことによる撮像装置の大型化、構成並びに制御様式
の複雑化、そしてまだ、価格の高騰化等の新らだな不都
合を惹起することになる。

一方、例えば、米国特許第３，９４４，８１６号明細書
によれば、撮像部に蓄積パルス（即ち、フォト・ゲート
・バイアス）を附与することによシポテンシャル・ウェ
ルを形成させ、光励起によシ発生した信号（電荷）をこ
のウェルに蓄積させる様にした固体撮像素子の駆動方法
として、例えば、上記のテレビジョンの１フイ一ルド期
間に対応した受光期間を入射光強度に応じた長さの非蓄
積期間と蓄積期間とに分割し、蓄積期間のみ蓄積パルス
を附与してその発生信号を形成されたウェルに蓄積する
様な駆動方法が開示されているが、これによると先に述
べた様な不都合を回避することが可能になる。

１〜かし乍ら、ここに於いても未だ解決されなければな
らない問題点が残されている○と云う−のは、上述の非
蓄積期間に於いても撮像部では光励起によって信号（電
荷）が発生しており、そしてこれは、蓄積パルスが附与
されていないことによって蓄積用ウェルが形成されてい
ないために撮像部の撮像面の全面に亘って拡散した状態
に在り、従って、その後、蓄積期間に於いて蓄積パルス
が附与されることによってウェルが形成されると拡散状
態にあった信号は適宜のウェルに蓄積されることになり
、結局、この拡散状前にあった信号がその後の蓄積期間
に於いて得られる正規の信号に対してノイズとして影響
して画質を大きく劣化させてしまうことになる訳である
。勿論、例えば、撮像部中にブルーミング防止機構を設
けておき、非蓄積期間に於いて発生した信号をこのブル
ーミング防止機構によって排除（クリア）する様にする
ことも出来るが、しかし乍ら、この場合でも発生した信
号の全てをこのブルーミング防止機構によって確実に排
除し得ると云う保証は全くなく、ノイズとして残留して
しまうことは否めないものである。

（目的）本発明は以上に述べた様な事情に鑑みて為されたもので
、フレーム転送型固体撮像素子の駆動方法として、上述
した従来の駆動方法に見られた不都合を悉く一掃し得る
新規な駆動方法を提供することをその主たる目的とする
ものである。

本発明の他の目的は、フレーム転送型固体撮像素子の駆
動方法として、該素子の撮像部での信号蓄積時間を任意
に選択し得ると共に、その際、不要信号が所望の信号中
にノイズとして混入してしまうのを十分に防止出来−る
新規な駆動方法を提供することに在る。

（実施例）以下、本発明の好ましい実施例について添附の図面を参
照して説明する。

先ず、フレーム転送型固体撮像素子の一例について第１
図を参照して説明するに、同図はフレーム転送型ＣＣＤ
の例を示すもので、図中、１はフレーム転送型ＣＯＤを
示し、２は入射光に応答して電気的信号、即ち、電荷を
発生し、且つ、これを蓄積する撮像部、３は該撮像部２
で発生し、蓄積された電荷を取り込んでこれを一時的に
記憶するだめの記憶部、４は該記憶部３に記憶された電
荷を１ライン分ずつ逐次読み出すための水平レジスタ部
、５は該水平レジスタ部４の出力側に設けられた電荷を
電圧に変換するだめの出力アンプ部である。

ここで周知の様に、上記撮像部２は所定数の行及び列に
沿った撮像セルの２次元配列を有し、また、上記記憶部
３はこれと同等の数の同じく行及び列に沿った記憶セル
の２次元配列を有し、そして、上記水平レジスタ部４は
少なくとも該記憶部３に於ける記憶セル配列の列の数と
同等の数の電荷転送セルの行に沿った１次元配列を有し
ており、撮像部２の所定の領域を除き遮光されている。

斯かるフレーム転送型Ｃ０ＤＩのテレビジョンを目的と
した使用に当っては、周知の様に、撮像部２で発生し、
蓄積した電荷を該撮像部２から記憶部３へ垂直転送する
ためにこれら撮像部２及び記憶部３にテレビジョンのフ
ィールド周期に対応した周期で附与されるべき互いに同
期した垂直転送パルス列、該記憶部３に記憶された電荷
を１ライン分ずつ水平レジスタ部４にステップ転送する
ためにこれら記憶部３及び水平レジスタ部４にテレビジ
ョンのライン周期に対応した周期で附与されるべき互い
に略同期しだステップ転送パルス列、１ラインの期間内
に水平レジスフ部４内の電荷を出力゛ｆンプ部５迄水平
転送させるべく該水平レジスタ部４に附与されるべき水
平転送パルス列、及び、各画素情報の電荷−電圧変換の
度毎に電荷をリセットするべく出力アンプ部５に附与さ
れるべきパルス列が少なくとも必要とされる。尚、従来
例として述べた様にフォト・ゲート・バイアスが附与さ
れることにより撮像部２中の各セルに電荷蓄積用ボテン
シャル・ウェルが形成されるものにあっては各フィール
ド期間に於いて撮像部２に附与すべきフォト・ゲート・
バイアス（蓄積パルス）が必要とされる。また、斯かる
ＣＣＤの駆動様式については単相駆動、２相駆動、３相
駆動等、種々あるが、相数が増すにつれて各パルス列の
種類が増して来ることは周知の通りであるＯ説明の簡略化のため、以下、周知の単相駆動フレーム転
送型ＣＯＤを例にとシ説明を続けることにする。

第２図（ａ）を参照するに、同図は単相駆動フレーム転
送型ＣＣＤの上記撮像部２及び記憶部３の境界附近の構
成の詳細を示すもので、図中、ＣＢ、ＣＷ、ＶＢ、ＶＷ
はそれらの１組により撮像部２の各撮像セル２Ａ及び記
憶部３の各記憶セル３Ａを構成する互いにポテンシャル
の異なる領域で、夫々のポテンシャルをＰ（ＣＢ）、Ｐ
（ＣＷ）、Ｐ（ＶＢ）、Ｐ（ＶＷ）で表わすとすると、
領域ＣＢ、ＣＷ間ではＰ（ＣＢ）＞Ｐ（ＣＷ）となる様
に、また、領域ＶＢ、ＶＷ間ではＰ（ＶＢ）＞Ｐ（ＶＷ
）となる様に形成されておシ、そして、撮像部２に於け
る領域ＣＢ、ＣＷに対してはそれらの上に共通電極（透
明電極）２Ｅが、また、記憶部３に於ける領域ＣＢ、Ｃ
Ｗに対してはそれらの上に共通電極３Ｅが夫々形成され
ていて、これら電極２Ｅ、３Ｋに相対的にロウ・レベル
の電圧（例えば、−１５ボルト）が附与されると、上記
４領域間のポテンシャルの関係は、Ｐ（ＣＢ）＞Ｐ（Ｃ
Ｗ）＞Ｐ（ＶＢ）＞Ｐ（ＶＷ）となり、また、相対的に
ノ・イ・レベルの電圧（例えば、Ｏボルト）が附与され
ると、Ｐ’（ＶＢ　）＞Ｐ　（ＶＷ）＞Ｐ　（ＣＢ　）
＞Ｐ（ＣＷ）　　となる様に形成されている。Ｃ８はチ
ャネル・ストッパ、ＡＢはこれよシもノ（リアの高さに
して低いアンチ・プルーミング・）くリア、ＯＤはオー
バー・フロー・ドレインで、記憶部３の各セル３Ａは水
平方向には夫々チャネル・ストッパＣ８により区画され
ており、他方、撮像部２の各セル２Ａは水平方向には、
３セル毎に夫々チャネル・ストッパＣ８１アンチ・プル
ーミング・バリアＡＢ及び両側にアンチ・プルーミング
・バリアＡＢを有するオーバー・フロー・ドレインＯＤ
が配されることにより区画されている。尚、図示の如く
、撮像部２に於けるアンチ・プルーミング・バリアＡＢ
及びオーバー・フロー・ドレインＯＤは、撮像部２に於
ける、記憶部３に最も近接した最終の１行に位置するセ
ル２人の領域ＶＷの部位に於いて記憶部３に於けるチャ
ネル・ストッパに対して接続されている。

次に第２図（ｂ）を参照するに、同図は上記単相駆動フ
レーム転送型ＣＯＤの記憶部３及び水平レジスタ部４の
境界附近の構成の詳細を示すもので、図中、第２図（ａ
）に於けると同一の符号のものは既述と全く同じ構成の
ものである。図示の如く、水平レジスタ部４に於いても
電荷の転送方向に沿って順次配されたＣＢ、ＣＷ、ＶＢ
。

ＶＷの各領域の１組を以ってその各転送セル４Ａが構成
されておシ、且つ、各セル４Ａは夫々記憶部３の異なっ
た列に対応させられている。更に詳しくは、水平レジス
タ部４と記憶部３との間にはＣＢの領域が介在させられ
ておシ、各転送セル４Ａはその領域ＣＷの部位に於いて
、この介在させられたＣＢの領域を介して各記憶セル３
Ａの領域ＶＷに対して対向させられているものである。

尚、４Ｅは各転送セル４Ａの領域ＣＢ及びＣＷ並びに上
記介在させられた領域ＣＢに対して設けられた共通電極
である。

斯かる構成の単相駆動フレーム転送型ＣＯＤにあっては
、上記各電極２Ｅ、３Ｅ、　　′４Ｅに対する附与電圧
を夫々ハイ・レベルとロウ・レベルとの間で交互させる
と、電荷は、撮像部２では第２図（、）中に矢印Ａ、Ａ
′で示す様に、また、記憶部３では第２図（ａ）、（ｂ
）中に矢印Ｂ、Ｂ’で示す様に、また、記憶部３と水平
レジスタ部４との間では第２図（ｂ）中に矢印Ｃ，Ｃ’
で示す様に、そして、また、水平レジスタ部４では第２
図（ｂ）中に矢印り、Ｃ’で示す様に移動し、これによ
り、電荷の、撮像部２から記憶部３への垂直転送、記憶
部３から水平レジスータ部４への、ステップ転送、そし
て、水平レジスタ部４内での水平転送の各作用が得られ
ることになる訳である。尚、言う迄もなく、受光期間中
、即ち、光情報の蓄積期間中は、撮像部２の電極２Ｅに
対する附与電圧はロウ若しくはハイ・レベルに維持され
て、光励起によシ発生した電荷は各セル２人の領域ＶＷ
（ロウ・レベルの場°合）若しくは領域ＣＷ（ハイ・レ
ベルの場合）に蓄積されるものである。そして、この時
に例えば光量過多によって電荷のオーバー・フローを生
じた場合には、アンチ・プルーミング・バリアＡＢを越
える電荷のオーバー・フロー分がオーバー・フロー・ド
レインＯＤに流れ込み、クリアされる。或いは、受光期
間中は、電極２Ｅに対する電圧を中間レベル（例えば、
−７ボルト）に維持することにょシポテンシャルの関係
がＰ（ＣＢ）＝Ｐ（ＶＢ）＞Ｐ（ＣＷ）＝ＰｆｖＷ）と
なる様にして、光励起にょ多発生した電荷が領域ＣＷ％
ＶＷの夫々に蓄積される様にしく即ち、これは、等価的
に領域ＣＢ及びＣＷから成る撮像セル並びに領域ＶＢ及
びＶＷから成る撮像セルを形成したことに外ならない）
、そして、電荷の、撮像部２から記憶部３への垂直転送
に際し、上記電圧を中間レベルカラロウ・レベル（−１
Ｓボルト）若しくハハイ・レベル（０ボルト）に切換え
ることによシ領域ＣＷの蓄積電荷と領域ＶＷの蓄積電荷
とを適宜加算して１ライン分の信号と為し、この加算の
組合せを奇数フィールドと偶数フィールドとで変える（
即ち、これは、上記電圧を中間レベルカラロウ・レベル
に切換、するか、ハイ・レベルに切換えるかによって変
わる）ことによジインターレース機能を得る様にしても
良いものである。

次に、以上に説明した単相駆動フレーム転送型ＣＣＤを
対象にした場合の本発明の一実施例について第３図を参
照して説明する。第３図は本発明に従って上記ＣＣＤ１
の撮像部２（電極２Ｅ）に対して附与される撮像部用制
御信号φ□、記憶部３（電極３Ｅ）に対して附与される
記憶部用制御信号φＳ及び水平レジスタ部４（電極４Ｅ
）に対して附与される水平レジスタ部用水平転送パルス
周波数について示すものである。尚、出力アンプ部５に
対する周知のリセット・パルス列φｋについては図示を
省略しである。

先ず、奇数フィールドの読み出しに際しては奇数フィー
ルド期間に先行する垂直ブランキング期間の開始と共に
、上記撮像部２及び記憶部３に対し夫々上記制御信郵φ
ｌ及びφＳとして互いに同期した垂直転送パルス列φ１
−１及びφ５−１が附与される。ここで上記撮像部２及
び記憶部３に於ける各セル２Ａ、３Ａの垂直方向の配列
数、即ち、行数を共にｎとするとき、上記パルス列φト
１、φ５−５は共にｎ個のパルスを含むものであシ、そ
して、この時のパルス周波数をｆとすると、斯かる垂直
転送パルス列φト１、φＳ−１が附与されることによ、
）−）−ｘｎ、即ち、数Ｈ（例えば、２〜４Ｈｏ但し、
Ｈは１水平期間）の期間内に撮像部２から記憶部３へと
電荷の垂直転送が行われる。そして、この後、撮像部２
では新らたな電荷の蓄積が開始される訳であるが、その
ために制御信号φ！は例えば、ロウ・レベル（−１５ホ
ルト）若シくは中間レベル（−７ボルト）に維持される
。

その後、上記制御信号φ５としてステップ転送パルス列
φＳ−２が上記記憶部３に附与されると共に、これに対
応して上記水平レジスタ部４に水平転送パルス列φＴが
附与され、これにより記憶部３の記憶電荷が１行、即ち
、１ライン分ずつ、順次水平レジスタ部４を通じて読み
出される様になる。

以上の様にして奇数フィールドの読み出しが終了すると
、続く垂直プシンキング期間に於いて撮像部２及び記憶
部３に対し夫々再び垂直転送パルス列φＩ−１及びφ５
−２が附与されて電荷の垂直転送が行われ、その後、撮
像部２では再び電荷の蓄積が開始される一方、記憶部３
及び水平レジスタ部４に対し再び夫々ステップ転送パル
ス列φ５−２及び水平転送パルス列φＴが附与されて偶
数フィールドの読み出しが行われる様になる。

以上の様にして奇数フィールド及び偶数フィールドの読
み出しが交互的に繰シ返される訳であるが、以上のこと
から理解される様に、撮像部２の電荷蓄積時間は、通常
、１垂直間期期間（１フイ一ルド期間。ＮＴＳＣ方式で
は”／６０ｓｅｃ　）に相当する時間Ｔに固定されるこ
とになる。

これに対し、本実施例では、必要に応じて、例えば、記
憶部３からの記憶電荷の読み出し中、適当な時期に於い
て撮像部２に対し垂直転送パルス列φト、と同等の電荷
クリア・パルス列φ１−２が附与される。即ち、これに
よシ撮像部２では電荷の、記憶部３へ向けての垂直転送
が行われる訳であるが、この時、記憶部３は電荷のステ
ップ転送モードにあって、撮像部２から送られて来る電
荷をその垂直転送に合わせて取り込む態勢にないために
結果的に撮像部２では電荷のオーバー・フローを生じ、
そして、それはオーバー・フロー・ドレイ１０Ｄ（第２
図（ａ））に流れ込んでクリアされることになる。斯く
して、撮像部２ではこの電荷クリア・パルス列φ１−２
を附与されることによりそれ迄の蓄積電荷がクリアされ
ることになる訳である。ここで、電荷クリア・パルス列
φ１−２としては、少なくとも上記のライン数ヂ以上の
パルスが附与されるものである。また、その周波数ｆ′
については任意であシ、高周波にすることにより電荷ク
リアを極く短時間のうちに行い得る効果がある。但し、
あまり高周波にすると周知の様に電荷の転送効率が悪化
してクリアの効率が悪くなる。他方、低周波にするとク
リアに時間を要して、電荷の記憶部３への流入の機会が
増して影響を与え易くなるので、これらを考慮して適宜
選ばれるべきである。勿論、ｆ’＝ｆであっても良い。

上記のクリア動作は、要するに、撮像部２の蓄積電荷を
その最終ライン、即ち、記憶部３との境界部へ向けて強
制的に押し出し、その際のオーバー・フロー分を随時、
オーバー・フロー・ドレインＯＤによシ吸収するもので
あるから、厳密には、撮像部２の最終ラインについては
電荷がクリアされずに残留することＫなる。また、この
クリアについては何れ、数Ｈ分の時間を要するものであ
るから、記憶部３での電荷のステップ転送に際し、若干
の電荷が該記憶部３に取シ込まれることがある。しかし
、何れにせよ、これらは極く僅かなものでちゃ、実際上
は、殆んど影響を与えることはない。尚、このクリアに
際しての、撮像部２から記憶部３への電荷の流入を防止
するために、上記クリア・パルス列φ１−２については
、記憶部３に対するステップ転送パルス列φ５−２の各
パルスに対応した期間はクリア・パルスを遮断する様に
しても良いものである。或いは逆にこのクリア期間は、
記憶部３に対するステップ転送パルスを遮断してステッ
プ転送を遮断する様にしても良いものである。

この場合、クリア中の数Ｈに亘る期間に於いて信号の欠
落が生ずるが１．これは、後処理回路中で適宜補償し得
るものであろう。

さて、以上に述べた様な、電荷の読み出し期間中に於け
る適宜のタイミングでの電荷のクリアにより撮像部２の
電荷蓄積時間として、従来の、１垂直向期期間にほぼ対
応したＴに対し、これよシもはるかに短かい、例えば、
第３図中、Ｔ、で示す如き時間を得ることが出来るもの
である。そしてこの場合の蓄積時間は、第３図中、クリ
ア・パルス列φ１−２に対して矢印を附して示す様に、
例えば、垂直ブランキング期間の開始から起算した、ク
リア・パルス列φ１−２の附与開始迄の時間Ｔ、を制御
して、該パルス列φ１−２の附与タイミングを変化させ
ることで適宜変化させることが出来るものである。

尚、ここで、上述の様に、上記撮像部２からの電荷のク
リアは該撮像部２に設けられだオーバー・フロー・ドレ
インＯＤを利用して行われるものであるが、この電荷の
クリアについてのみ考えれば、上記オーバー・フロー・
ドレインＯＤは、例えば、本件出願人に係る先の特願昭
５７−２１８８８２号に於いて提案されている様に、撮
像部２と記憶部３との境界附近のみ（例えば、撮像部２
の最終ラインのみ）に設ける様にしても良いものである
。

次に以上に説明した制御信号及びパルス列を得るための
回路系の具体例について第４図を参照して説明する。

第４図に於いて、１１は所定周波数の基準クロック・パ
ルスを発生する発振回路、１２は該発振回路１１からの
基準クロック・パルスに基づき、第３図で説明した撮像
部２に対する垂直転送パルス列φ１−１、記憶部３に対
する垂直転送パルス列φＳ−１及びステツプ転送パルス
列φ８−２ヲ含む制御信号φｓ１水平レジスタ部４に対
する水平転送パルス列φ１及び出力アンプ部５に対する
リセット・パルス列φ８、並びに、テレビジョン用垂直
同期信号Ｖ５ｏ及び水平同期信号Ｈ５Ｃを形成するタイ
ミング信号発生回路で、これは周知の如く、分周器、カ
ウンタ、ＲＯＭ％　７リツプ・７０ツグ、ロジック・ゲ
ート等を以って構成されている。尚、斯かるタイミング
信号発生回路については既に周知のものであるからここ
ではその詳細についての説明は割愛する。１３は上記発
振回路１１からのクロック・パルスを分周して上記撮像
部２に対する電荷クリア・パルス列φＩ−２の基いとな
る周波数ｆ′のクロック・パルスを得るための分周回路
、１４は上記タイミング信号発生回路１２からの水平同
期信号Ｈ５Ｃの立下シをカウントするプリセッタブル・
カウンタで、同回路１２からの垂直同期信号■５ｏを反
転するインバータ１５のハイ出力によシリセットされる
。１６は上記カウンタ１４に対するプリセット回路、１
７は蓄積時間選択用の、例えば、ディジタル・コード・
スイッチで、該スイッチ１７の操作によりプリセット回
路１６を通じてカウンタ１４に対し、例えば、第３図で
説明した電荷蓄積時間Ｔ、に対応したデータをプリセッ
トする。ここで、上記カウンタ１４は例えば１垂直間期
期間（１フイ一ルド期間−第３図の期間Ｔ）内に含まれ
る水平同期信号数（例えは、２５０程度）にほぼ対応し
た数（例えｄ：、２５６）の最大カウント容量を有して
いるものであり、従って、上記プリセット回路１６を通
じて蓄積時間Ｔ、に応じたデータをプリセットすること
により該カウンタ１４のキャリ出力は実質的に第３図で
述べた期間Ｔ２を規定することになる。１８は上記タイ
ミング信号発生回路１２からの垂直同期信号ｖｓｃの立
下りによってリセットされると共に、カウンタ１４のキ
ャリ出力の立下りによってセットされるフリップ・７０
ツブ、１９は上記分周回路１３の出力パルスの立下りを
カウントするカウンタで、ここでは、上記フリップ・フ
ロップ１８の互出力のハイによりリセットされると共に
、（ｎ＋ｉ）カウント図でキャリ出力を発生する様に為
されている。２ｏは上記フリップ・フロッグ１８のり出
力の立下シにょってリセットされると共に上記カウンタ
１９のキャリ出力を反転させるインバータ２１の出力の
立下シによってセットされるフリップ・フロップ、２く
は分周回路１３の出力パルスと上記フリップ・フロップ
２０のσ出力とを受けるアンド回路で、その出力が撮像
部用電荷クリア・パルス列φ１−２となる。２３は上記
タイミング信号発生回路１２からの撮像部用垂直転送パ
ルス列φト、と上記アンド回路２２からの撮像部用電荷
クリア・パルス列φ１−２とを受けるオア回路で、その
出力は撮像部２に対する制御信号φＩとなる。

以上の構成に於いて、不図示の電源回路から給電が開始
されると各回°路が作動を開始し、そして、タイミング
信号発生回路１２よシ各種制御信号乃至パルス列φＩ−
１、φ５（φｓ−１、φ５−２）、φ丁、φＲ％ＶＳＣ
及びＨ５ｏの出力が開始される。そして、この時、垂直
同期信号ｖ、ｃの立下シによりフリップ・フロップ１８
がリセットされてそのり出力がハイになシ、これによυ
カウンタ１９がリセット状態（カウント不能状態）に設
定される。

また、垂直同期信号■ｓｏを反転させるインバータ１５
のハイ出力によシヵウンタ１４がリセットされ、そして
、これはその後、水平同期信号ｎｓｃをカウントする様
になる。この間、ＣＣＤＩでは電荷の、撮像部２から記
憶部３への垂直転送、並びに、その後の、電荷の、記憶
部３からの読み出しが行われている訳であるが、ここで
、上記カウンタ１４はその最大カウント容量からグリセ
ット回路１６からの、電荷蓄積時間Ｔ１に対応したプリ
セット・データを差し引いた値をカウントし終るとキャ
リ出力を発生し、そしてその立下シによシフリップ・７
０ツブ１８がセットされてそのり出力はロウになる。こ
れによりカウンタ１９はそのリセットを解かれることに
よシ分周回路１３がらのパルスの立下りをカウントし始
め、また、この時、フリップ・フロッグ１８のｑ出力の
立下シにょシフリップ・フロップ２０がリセットされて
そのり出力がハイになる。これによシアンド回路２２は
分周回路１３からの周波数ｆ′のパルス列を出方する様
になシ、そして、これは、オア回路２３を通じて電荷ク
リア・パルス列φ１−２として出力される様になる。

これによりＣＣＤＩでは撮像部２からそれ迄に、即ち、
第３図の期間Ｔ２の間に蓄積された電荷が上述した作用
によってクリアされる様になる。

そして、カウンタ１９はｎをカウントし終ると、次の（
ｎ＋１）カウント図でキャリ出力を発生する訳であるが
、この時の、該キャリ出力を反転させるインバータ２１
の出力の立下シによりフリップ・フロップ２０がセット
されてそのＱ出力はロウになシ、これによシアンド回路
２２からのパルス列、即ち、クリア・ノくルス列φ１−
２の出力が断たれる様になる。そして、その後、はぼ電
荷蓄積時間Ｔ１が経過すると、ＣＣＤ１では上述した様
に電荷の、撮像部２から記憶部３への垂直転送が行われ
た後、水平レジスタ部４を通じて読み出される様になる
。以下、同様の動作が繰シ返される。

以上の様にして、ＣＣＤ１の撮像部２の電荷蓄積時間と
して１垂直間期期間Ｔよシも短かい時間Ｔ１が得られる
様になる。そして、本実施ｆｌに於いては、この時間Ｔ
、は、ディジタル・コート。

・スイッチ１７を操作してカウンタ１４に対するプリセ
ット値を変えることにより任意に変化させ得る。

尚、上記タイミング信号発生回路１２からの制御信号乃
至パルス列φ５（φ５−１、φｇ−２）Ｎφ丁及びφ１
並びに、オア回路２３からの制御信号φＩ（φ１−１、
φ１−２）は必要に応じて電圧調整回路等でレベルを調
整された後、Ｃ’ＣＤＩに附与されるものである０第４図の例では電荷蓄積時間Ｔ１をディジタル・コード
・スイッチ１７の操作により選択し得る様にしているが
、これは、例えば、被撮像体の明るさの情報等に基づい
て自動的に調節する様にしても良いものである。第５図
は、その場合の２つの例を示すもので、ある０先ず、第５図（ａ）はＣ０ＤＩの出力に基づいて自動制
御する様にした場合の例を示すもので、図に於いて、２
４はＣＣＤ１の出力、若しくは、これを処理することに
よって得られる輝度信号のピーク・レベルを検出するピ
ーク検出回路、２５は上記垂直同期信号ＶＳＣを反転さ
せるインバータ２６のハイ出力に応答して該ピーク検出
回路２４の出力をホールドするサンプル・ホールド回路
、２７は該サンプル・ホールド回路２６の出力をＡ／Ｄ
変換するＡ／Ｄ変換回路、２８は該Ａ／Ｄ変換回路２７
の出力データを蓄積時間データに変換するデータ変換回
路で、その出力は第４図のプリセット回路１６に附与さ
れる。ここで、該データ変換回路２８は、ＣＣＤ１の出
力の輝度レベルが高ければ高い程、Ａ、／Ｄ変換回路２
７が犬なるデータを出力するものとすれば、これと逆比
例関係の、即ち、よシ小さなデータを出力する様に構成
されるものである。即ち、ここでは、Ａ／Ｄ変換回路２
７の出力データが第３図で述べた期間Ｔ、に対応してい
ると理解すれば良い訳である。２９はサンプル・ホール
ド回路２５によるピーク検出回路２４の出力のホールド
が完了した後に該ピーク検出回路２４を、新らたなピー
ク値の検出のためにクリアするべく設けられた遅延回路
である。

また、第５図（ｂ）に示す例は、ＣＣＤＩの撮像部２が
受ける光と同等の光を測光して、その測光値に基づいて
自動制御する様にした場合の例を示すもので、これは、
第５図（ａ）に於けるピーク検出回路２４（及び遅延回
路２９）を、Ｃ０ＤＩの撮像部２が受ける光と同等の光
を受ける様に為された測光素子３０ａを有する測光回路
３０で置換して、その測光出力をサンプル・ホールド回
路２５の入力とする様にしたものである。

斯くして、この第５図に示す２つ例によれば、△ ＣＣＤ１の撮像部２の電荷蓄積時間Ｔ１を被撮像体の明
るさの情報に基づいて自動制御することが可能となる。

（効果）以上詳述した様に、本発明によれば、固体撮像素子をテ
レビジョンに於ける撮像に使用する場合でも、その信号
蓄積時間をフィールド期間に対して任意に短かく出来、
従って、高輝度下でも、或いは又、高速で運動している
物体を撮像する場合でも良好な撮像信号を得ることが出
来、特にノイズの少ない良好な画質を期待し得る効果が
あるものである。

【図面の簡単な説明】

第１図は周知のフレーム転送型固体撮像素子の一例を示
す図、第２図（ａ）　ｓ　（ｂ）は周知の単相駆動フレーム転
送型ＣＯＤの要部の詳細を示す図、第３図は本発明の一実施例を説明するだめのタイミング
図、第４図は本発明の一実施例に用いられるＣＣＤ駆動回路
の一例を示すブロック図、第５図（ａ）　、（ｂ）はＣＣＤ駆動回路の２つの変形
例の、第４図示構成とは相違する要部の構成を示すブロ
ック図である。１・・・・・フレーム転送型固体撮像素子（ＣＣＤ）、
２・・・・・・撮像部、２Ａ・・・・・・撮像セル、Ｏ
Ｄ・・・・・・プルーミング防止用手段（オーバー・フ
ロー・ドレイン）、３・・・・・・記憶部、３Ａ・・・
・・・記憶セル、４・・・・・・水平レジスタ部、１１
・・・・・・発振回路、１２・・・・・・タイミング信
号発生回路、１３・・・・・・分周回路、１４．１９・
・・・・・カウンタ、１６・・・・・・プリセット回路
、１７・・・・・・ディジタル・コード・スイッチ、１
８．２０・・・・・°フリップ・７０ツブ、２２−−−
−−−アンド回路、２３・・・・・・オア回路、２４・
・・・・・ピーク検出回路、２５・・・・・サンプル・
ホールド回路、２７・・・・・・Ａ／Ｄ変換回路、２８
・・・・・・データ変換回路、３０・・・・・・測光回
路。特許出願人　　キャノン株式会社

Claims

【特許請求の範囲】

（１）入射光に応答して電気的信号を発生する撮像部と
、該撮像部での発生信号を取シ込んで記憶するだめの記
憶部と、少なくともこれら撮像部と記憶部との境界附近
に設けられたブルーミング防止用手段とを備えたフレー
ム転送型固体撮像素子の駆動方法であって、任意の時期
に於いて上記撮像部を上記記憶部とは無関係に駆動する
ことによシその発生信号を上記境界附近に集めてここに
位置する上記プルーミング防止用手段を利用して排除し
、その後、上記撮像部と上記記憶部とを所定の関係の下
に同−期的に駆動することによシそれまでに該撮像部で
発生した信号を該記憶部に移送して記゛憶することを特
徴とする駆動方法。
（２）上記の信号の排除のための上記撮像部の駆動速度
を、該撮像部から上記記憶部への信号の移送のための該
撮像部の駆動速度に比１〜て高速にした特許請求の範囲
第（１）項に記載の駆動方法。
（３）入射光に応答して電気的信号を発生する撮像部と
、該撮像部での発生信号を取シ込んで記憶するための記
憶部と、少なくともこれら撮像部と記憶部との境界附近
に設けられたプルーミング防止用手段とを備えたフレー
ム転送型固体撮像素子の駆動方法であって、所定の周期
で上記撮像部及び上記記憶部を所定の関係め下に同期的
に駆動することによシ該所定の周期で該撮像部で発生し
た信号を該記憶部に移送して記憶ｊる様にすると共に、
該周期中の任意の時期に於いて上記撮像部を上記記憶部
とは無関係に駆動することによシその発生信号を上記境
界附近に集めてここに位置する上記ブルーミング防止用
手段を利用して排除することを特徴とする駆動方法。
（４）上記の信号の排除のための上記撮像部の駆動速度
を、該撮像部から上記記憶部への信号の移送のための該
撮像部の駆動速度に比して高速にした特許請求の範囲第
（３）項に記載の駆動方法。
（５）上記の信号の排除？時期を予め定められた複数の
異なった時期のうちから選択する様にした特許請求の範
囲第（３）項又は同第（４）項に記載の駆動方法。
（６）上記の信号の排除の時期を上記固体撮像素子の撮
像部が受ける光の強度に依存して定める様にした特許請
求の範囲第（３）項から同第（５）項までの何れか１つ
に記載の駆動方法０