JPS5918740B2

JPS5918740B2 - 複数計算機システム

Info

Publication number: JPS5918740B2
Application number: JP51048038A
Authority: JP
Inventors: 洋一郎木暮
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1976-04-27
Filing date: 1976-04-27
Publication date: 1984-04-28
Also published as: JPS52130543A

Description

【発明の詳細な説明】本発明は演算制御装置、補助記憶装置、周辺機器制御装
置から構成される計算機を複数台相互に連結した複数計
算機システムに関する。

最近、発電プラントや石油プラント等のプロセス量の監
視や制御を行なうのにプロセス用ディジタル計算機が採
用されている。

この場合、１台の計算機でプロセス量の制御を行なわせ
ると、その故障時に全ての機能が停止してしまうためプ
ロセス側に重大な影響を及ぼすことがある。そこで、こ
のことを救うために複数台の計算機による計算機システ
ムが考えられ、その方式としては（１）予備待機機によ
るもの、（２）デュアル構成とするものとがある。

ここで、（１）の方式は、さらに（イ）オンライでの自
動切替、（■オフラインでの手動切替によるものに分け
られる。

オフラインでの手動切替方式は待機機に切替えるのにケ
ーブルの継ぎかえとか、手動によるスイッチ切替とかが
あるので、時間的に余裕のある場合に採用される。一方
、オンラインでの自動切替方式は、待機機がオンライン
に入れられるように常時待機しておき、オンライン運転
中の計算機の故障を検出して、自動的にバツクアツプヘ
移行させるようにしたものである。また（２）の方式は
最低２台の計算機が常時同一計算を実施し、データの一
致を確認する機能をもつている。

しかし、上記（１）の方式によるものでは、予備機を必
要とするため、高価となり、また（２）の方式によるも
のではデータの信頼度は上るが、処理量が減少してしま
うという欠点を有している。

本発明の目的は予備機によるものではなく複数台の類似
機能を有するオンライン計算機での相互バツクアツプを
行なわせることにより、情報処理の向上を図ることがで
きる複数計算機システムを提供しようとするものである
。

以下、図面を参照して本発明の一実施例を説明する。

第１図は、演算制御装置、補助記憶装置、周辺機器制御
装置からなる計算機を２台用意した複数計算機システム
を示したプロツク図である。すなわち、Ａ側システムは
演算制御装置Ｃ１、補助記憶装置Ｄ１、周辺機器制御装
置Ｐ１により構成され、またＢ側システムは演算制御装
置Ｃ２、補助記憶装置Ｄ２、周辺機器制御装置Ｐ２によ
り構成されている。Ａ側システムおよびＢ側システムの
双方が正常であるときは、信号ライン１１Ｄ，１１Ｐお
よび２２Ｄ，２２Ｐが活かされ、Ａ側システムはＡ側の
プロセス１１Ａを、Ｂ側システムはＢ側のプロセス１１
Ｂをそれぞれ独立に制御する。

また信号ライン１２Ｄ，２１Ｄおよび１２Ｐ，２１Ｐは
主として故障時に活かさる。一方、信号ライン１２Ｃが
設けられ、Ａ側システムおよびＢ側システムの相互バツ
クアツプのために、そのバツクアツプ時に必要なデータ
を、正常時において相互に授受できるようにしている。

また、故障検出装置１２ＣＸは演算制御彼置Ｃｌ，Ｃ２
の故障を検出するものである。この故障検出装置１２Ｃ
Ｘは、演算制御装置Ｃｌ，Ｃ２のいずれかの故障を検出
したときは、健全側の演算制御装置に割込信号を送りそ
の故障を知らせるとともに、故障側の周辺機器制御装置
の出力を阻止するためにインターロツク回路にその旨を
伝える。第２図はインターロツク回路の回路図であり、
第２図ａにはＡ側システムのインターロツク回路１ＬＡ
を示し、第２図ｂにはＢ側システムのインターロツク回
路１ＬＢを示す。インターロツク回路１ＬＡは演算制御
装置Ｃ１が故障したときに周辺機器制御装置Ｐ１の出力
を阻止し誤出力を防止するもので信号ライン２１Ｐが活
かされ演算制御装置Ｃ２によるバツクアツプ動作が開始
されると、その阻止を解除するものである。そして、こ
の演算制御装置Ｃ２によるバツクアツプ動作中にさらに
周辺機器制御装置Ｐ１が故障したときは、その出力を阻
止するようになつている。インターロツク回路ＩＬＢも
同様に演算制御装置Ｃ２が故障したときに、周辺機器制
御装置Ｐ２から誤出力をしないように動作するものであ
る。すなわち、第２図ａにおいてＸｌｌは信号ライン１
１Ｐが活きている場合゛１゛となる信号、３０Ｃ１１は
演算制御装置Ｃ１が正常な場合“１”となる信号である
。

これら両信号はアンド回路ＡＮＤ−Ａ１に加えられる。
またＸ２ｌは信号ライン１２Ｐが活きている場合０Ｆ゛
となる信号で、信号ライン１２Ｐは、演算制御装置Ｃ２
が故障した場合に演算制御装置Ｃ１により活かされる。
ＭＯ２は周辺機器制御装置Ｐ１が正常時の周辺機器制御
装置Ｐ２からの出力信号である。これは、演算制御装置
Ｃ１が故障して演算制御装置Ｃ２によりライン２１Ｐが
活かされ、演算制御装置Ｃ２によるバツクアツプ動作中
に周辺機器制御装置Ｐ１が故障したときに「０」となる
信号である。信号Ｘ２ｌはノツト回路ＮＯＴ−Ａを介し
てオア回路０Ｒ−Ａ１に加えられ、また出力信号ＭＯ２
もオア回路０Ｒ−Ａ１に加えられこのオア回路０Ｒ−Ａ
１の出力がアンド回路ＡＮＤ−Ａ１に加えられる。次に
、Ｘｌ２は信号ライン２１Ｐが活きている場合”１゛と
なる信号、３０Ｃ１２は演算制御装置Ｃ２が正常な場合
゛１″となる信号である。

これら両信号Ｘｌ２，３ＯＣｌ２を出力信号ＭＯ２と共
にアンド回路ＡＮＤ−Ａ２に加える。そしてアンド回路
ＡＮＤ−Ａｌ，ＡＮＤ−Ａ２の出力をオア回路０Ｒ−Ａ
２に加え、その出力をインタロツク信号１Ｌａとして取
り出せるようにしてある。つまり、演算制御装置Ｃｌ，
Ｃ２の双方が正常であるときは、Ｘｌｌ，３ＯＣｌｌ，
３ＯＣｌ２は″１゛であり、Ｘ２ｌ，Ｘｌ２は″０′゛
である。また正常時にはバツクアツプ動作はなされてい
ないのでＭＯ２も″Ｏ”である。したがつて、ＡＮＤ−
Ａ１の出力は６１１となり、ＡＮＤ−Ａ２の出力は１『
゜となる。このことから、０Ｒ−Ａ２の出力が″１″と
なつて、インターロツク回路ＩＬｌの出力は″１″とな
る。次に、演算制御装置Ｃ１が故障したとすると、３０
Ｃ１１が１０′”となるので、ＡＮＤ−Ａ１の出力は“
０”となる。

一方、故障直後においては信号ライン２１Ｐもまだ活か
されていないので、ＡＮＤ−Ａ２の出力も”０″である
。よつて、０Ｒ−Ａ２の出力ば０゛となり、周辺機器制
御装置Ｐ１の出力を阻止する。演算制御装置Ｃ２による
バツクアツプ動作が開始され、信号ライン２１Ｐが活か
されると、Ｘｌ２が゛１゛となり、また周辺機器制御装
置Ｐ１が正常である限りはＭＯ２も゛１゛となる。

このことから、ＡＮＤ−Ａ２の出力は“１”となつて、
０Ｒ−Ａ２の出力も゛１″となり、インターロツクは解
除される。一方、第２図ｂのインターロツク回路１ＬＢ
についても同様である。

すなわち、第２図ｂにおいて、Ｘ２２は信号ライン２２
Ｐが活きている場合１Ｆ”となる信号、３０Ｃ１２は演
算制御装置Ｃ２が正常な場合゛１゛となる信号で、これ
ら両信号Ｘ２２，３ＯＣｌ２をアンド回路．ＡＮＤ−Ｂ
１に加える。また、Ｘｌ２は信号ライン２１Ｐが活きて
いる場合゛１゛となる信号、ＭＯｌは周辺機器制御装置
Ｐ２が正常時の周辺機器制御装置Ｐ１からの出力信号で
、信号Ｘｌ２をノツト回路ＮＯＴ−Ｂを介してオア回路
０Ｒ−Ｂ１に加え、また出力信号ＭＯｌをオア回路０Ｒ
−Ｂ１の出力をアンド回路ＡＮＤ−Ｂ１に加える。さら
にＸ２ｌは信号ライン１２Ｐが活きている場合″Ｆ”と
なる信号、３０Ｃ１１は演算制御装置Ｃ１が正常な場合
”１″となる信号で、これら両信号Ｘ２ｌ，３ＯＣｌｌ
を出力信号ＭＯｌと共にアンド回路ＡＮＤ−Ｂ２に加え
る。そしてアンド回路ＡＮＤ−Ｂｌ，ＡＮＤ−Ｂ２の出
力をオア回路０Ｒ−Ｂ２に加え、その出力をインタロツ
ク信号１Ｌｂとして取り出せるようにしてある。第３図
は、インターロツク回路１ＬＡからのインターロツク信
号１Ｌａにより、周辺機器制御装置Ｐ１からの制御出力
を阻止する出力阻止回路の回路図である。

この出力阻止回路はプロセス１１Ａがプラントプロセス
である場合は、プラント機器の駆動機構部に組み込まれ
る。いま、プラント機器が制御弁ＣＶであるとすると、
周辺機器制御装置Ｐ１からは制御弁Ｃの上げ下げ信号が
制御出力として出される。この場合、第３図に示すよう
に、上げ信号とインター丁ンク信号１Ｌａとをアンド回
路ＡＮＤ−Ａ３に加え、また下げ信号とインタロツク信
号１Ｌａとをアンド回路ＡＮＤ−Ａ４に加え、これら両
アンド回路ＡＮＤ−Ａ３，ＡＮＤ−Ａ４の出力を周辺制
御弁ＣＶに与えるようにしてある。従つて、もし演算制
御装置Ｃ１または周辺機器制御装置Ｐ１の故障によりイ
ンタロツク回路ＩＬＡから得られるインタロツク信号１
Ｌａが゛０゛になると、アンド回路ＡＮＤ−Ａ３，ＡＮ
Ｄ−Ａ４の出力が゛Ｏ゛となるので、制御弁Ｃへの制御
出力はしや断される。

これによつて、演算制御装置Ｃ１や周辺機器制御装置Ｐ
１の故障により生ずる誤出力を防止できる。第４図は演
算制御装置Ｃ１が故障した場合の故障検出装置１２ＣＸ
およびインターロツク回路ＩＬＡの動作を示すタイムチ
ヤートである。

すなわち、時刻ｔ１で演算制御装置Ｃ１が故障すると故
障検出装置１２ＸＣがこれを検出し、インターロツク回
路１ＬＡに知らせる。インターロツク回路１ＬＡでは演
算制御装置Ｃ１が故障すると、信号３０Ｃ１１が６０″
となるので、インターロツク回路１ＬＡの出力Ｌａば０
”となる。これによつて、周辺機器制御装置Ｐ１からの
出力は阻止される。一方、故障検出装置１２ＣＸからは
健全側の演算制御装置Ｃ２へ割込み信号が送られる。

演算制御装置Ｃ２はこの割込み信号を受けとると、Ａ側
システムの演算制御装置Ｃ１に故障が発生したことを知
り、それを確認完了した時点Ｔ２で信号ライン２１Ｐを
活すために切替信号を出し、周辺機器制御装置Ｐ１の切
替えを行う。これによりインタロツク信号１Ｌａは６Ｆ
゛となり、再び活きる。この場合制御信号すなわち周辺
機器制御装置Ｐ１からの出力は時刻ｔ１〜Ｔ３の間中断
される。次に演算制御装置Ｃｌ，Ｃ２の機能について説
明する。本発明の補助記憶装置Ｄｌ，Ｄ２には、後述す
る第９図に示すような制御操作表が記憶されている。そ
して、プロセス１１Ａ，１１Ｂの制御にあたつては、演
算制御装置Ｃｌ，Ｃ２はプロセス１１Ａ，１１Ｂの状態
を監視しながら、その状態で最も適切な制御操作表を選
択し、その制御操作表の内容に従つて制御が行われるよ
うになつている。そして、その制御の実行開始にあたつ
てはオペレータの許可を条件とするものと、オペレータ
の許可を条件としないものとがある。いま、プロセス１
１Ａが火力発電プラントであるとすると、その運転手順
は大まかにとらえると、ボイラ点火準備、ボイラ点火、
ボイラ昇温昇圧、タービン通気準備、タービン通気、タ
ービン昇速、系統併入という各段階を経て一般に制御は
行われる。

ここで、この運転手順の各段階内にはそれぞれ複数の制
御操作項目があり、たとえばタービン通気準備の段階で
は、ターピンリセツト、加減弁ウオーミング、ガバナ上
限、ロートリミッタ上限、ドレン弁全開等の項目がある
。この各段階内での各種制御操作を実行開始するにあた
つては、オペレータの許可は条件としないのが通例であ
り、一方ある段階から次の段階へ移行する場合の制御操
作を行うには、オペレータの許可が必要であるとするの
が通例である。すなわち、演算制御装置Ｃｌ，Ｃ２の制
御の動作は、オペレータの許可を条件とするものについ
てはオペレータの指示により実行開始され、またオペレ
ータの許可を条件としないものについてはプロセス１１
Ａ，１１Ｂの状態により実行開始される。

この動作の実行開始条件はシステム構成上予め決められ
ている。いま、オペレータが動作開始を指示する場合を
考える。

第５図はＡ側システムの演算制御装置Ｃ１が制御動作を
行う場合のタイムチヤートである。上述のようにプロセ
ス１１Ａの状態が、ある制御操作を行うべき状態となつ
たとする。たとえば、ボイラからの蒸気が所定の温度圧
力になつており、タービンメタル温度が所定のミスマツ
チ温度を満たしており、かつ末だタービンへの通気がな
されていないという状態になつたとする。この状態は、
次にタービン通気を行うべき状態であり、演算制御装置
Ｃ１はその制御操作表を選択するが、このタービン通気
はオペレータの許可を条件とするもので、演算制御装置
Ｃ１はオペレータからの指示がないかぎりはその動作開
始を行わない。そこで、オペレータからの指示（イ）が
あると、演算制御装置Ｃ１はその制御操作を実行するわ
けであるが、それに先立つて、Ｂ側システムにその制御
操作の開始指令（口）を伝送する（時刻Ｔａ）この伝送
は信号ライン１２Ｃにより行なわれる。そして開始指令
（口）を伝送後にその制御操作表の名称を示すデータ（
ハ）も信号ライン１２Ｃにより伝送する（時刻Ｔｂ）。
データの量が多数の場合には信号ライン１２Ｄを使用す
る。以上の指令伝送と同時にプロセスの制御を開始する
（時刻Ｔｃ）。そして、制御操作表の内容が実行終了す
ると、オペレータの指ボイ）が切れ、制御（ニ）が終了
する。Ａ側システムはこの終了一指示（ホ）をＢ側シス
テムに信号ライン１２Ｃから伝送する。Ｂ側システムで
は開始指令（Ｖｊ）、データ（ハ）の内容を記憶し、終
了指令（（１）を授受してからこの記憶を解除する。こ
のように演算制御装置Ｃｌ，Ｃ２の正常時における基本
動作は、（ａ）制御開始とその制御操作表の名称とを相
手側に送る。

（ｂ）その制御操作表の内容に従つて制御を行う。

（ｃ）制御操作表の内容が実行完了し制御終了した場合
、それを相手側に知せる。である。

第６図は、Ａ側システムが制御実行中に故障し、Ｂ側シ
ステムがそのバツクアツプ引継制御動作に入り、そのバ
ツクアツプ引継制御動作中にＡ側システムの故障が回復
した場合のタイムチヤートを示すものである。

いま、オペレータの指示（イ）によりＡ側システムが時
刻Ｔａで制御開始となると、動作開始指令（口）および
制御操作表の名称がＢ側システムに送られる（ハ）。

そして、Ａ側システムでのその制御操作表の処理実行中
の時刻Ｔａで、Ａ側システムの演算制御装置Ｃ１に故障
が発生したとする（ハ）。そうすると、インターロツク
回路ＬＡは周辺機器制御装置Ｐ１の出力を阻止する（卜
）。その後、時刻Ｔｅにおいて、健全側の演算制御装置
Ｃ２により、周辺機器制御装置Ｐ１が演算制御装置Ｃ２
に接続され、Ａ側システムで処理の中断された制御操作
表のバツクアツプ引継制御動作が開始される（ト）。と
ころで、上述のように本発明の計算機は制御操作表の選
択にあたつては、プロセスの状態を判定してその状態で
処理すべき制御操作表を選ぶようにしている。ところが
、このバツクアツプ引継制御動作にあたつては、演算制
御装置Ｃ２はプカセス状態の判定を行うことなく、予め
Ａ側から送られてきている制御操作表の名称のものを選
び、その制御操作表の処理を行う。これによつて、プロ
セス１１Ａの状態判定を行うことを省略できる。しかし
て周辺機器制御装置Ｐ１からの出力は再び出されるよう
になり、Ｂ側システムによるＡ側システムのバツクアツ
プが行われるわけである。ここで、このバツクアツプ引
継制御中の時刻Ｔｆで、Ａ側システムの演算制御装置Ｃ
１が故障回復した場合には、第７図ａレこ示すようにＡ
側システムはそのバツクアツプ引継制御が終了するまで
待機する。そして、バツクアツプ引継制御が終了したこ
とをＢ側システムから受けとると（時刻Ｔｇ）、第７図
ｂに示すように計算機システムを復旧させる。もし、Ａ
側システムが故障回復しない場合には、Ｂ側システムは
処理の中断した制御操作表の処理を単に引継ぐのではな
く、それ以降の制御も引継ぐことになる。この場合には
Ａ側システムのプロセス１１Ａの状態を判定しながら、
それ以降のバツクアツプ制御を行う。以上の説明では、
バツクアツプ動作に移行する場合に一時瞬断する場合（
第４図のＴ，とＴ３間、第６図のＴｄとＴｅ間）につい
て述べたが、この瞬断をなくするには、第８図に示すよ
うに配分器Ｓを設ける。

すなわち、プロセス１１Ａ，１１Ｂからのプロセス信号
をまず配分器Ｓに入れ、その信号を周辺機器制御装置Ｐ
１とＰ２との双方に同時に送信することにより実現する
。この配分器はプロセス１１Ａ，１１Ｂの種々のセンサ
から得られた各種プロセス信号を周辺機器制御装置Ｐｌ
，Ｐ２の双方に同時に出力するものである。この場合に
は、演算制御装置Ｃ１が故障しても、演算制御装置Ｃ２
は配分器Ｓを介してプロセス１１Ａのプロセス信号を取
込むことができるので、信号ライン２１Ｐを活さずとも
信号ライン２２Ｐから制御を続行することが可能となる
。

そして制御の実行にあたつては、第９図に示す−ように
演算制御装置Ｃ２は、配分器Ｓを介して得られたプロセ
ス１１Ａからのプロセス信号を基にプロセス１１Ａの状
態を判定し、バツクアツプすべき制御操作表を特定する
。一方、この制御操作表の取出しはピツクアツプ信号の
成立を条件に補助記憶装置Ｄ１より抽出して演算制御装
置Ｃ２に入力する。このピツクアツプ信号は開始指令、
終了指令の反転信号および故障信号のアンド条件が満た
されると出力されるものである。なお、動作開始指令を
オペレータの設定としている場合は、この開始指令を配
分器Ｓを介して演算制御装置Ｃ２に入力するようにして
おけば、オペレータ指示から制御開始までの間にＡ側シ
ステムが故障しても直ちにバツクアツプに入り得る。

次に第１０図はＡ側システムが制御実行中に故障し、Ｂ
側システムがこのＡ側の故障に対し特定のバツクアツプ
引継制御を行い、その後にＡ側の制御をバツクアツプす
る場合のタイムチヤートである。この場合は、以下に述
べるように、データ伝送（制御操作表の名称の伝送）が
不要となる。すなわち、時刻ＴｄでＡ側システムが故障
すると、前述の場合と同様に健全側の演算制御装置Ｃ２
は周辺機器制御装置Ｐ１を演算制御装置Ｃ２側に接続し
、時刻Ｔｅでこれが、完了すると、演算制御装置Ｃ２は
Ａ側システムの故障に対して特定のバツクアツプ引継制
御を行う（図。この特定のバツクアツプ引継制御とは、
たとえば匍脚対象がタービンである場合には、タービン
の回転数を故障時の値にホールドしたり、安全領域の値
になるまで制御することをいう。ここで、安全領域の値
になるまで制御を行うのはタービン回転数の場合には危
険速度領域とよばれる領域があり、タービ７昇速中にそ
の領域内でホールドすることは好ましくないからである
。このような特定のバツクアツプ引継制御を行つた後に
、健全側の演算制御装置Ｃ２はプロセス１１Ａの状態の
判定を行い、以降の制御をバツクアツプするＱＬ））。

したがつて、この実施例の場合は、Ａ側システムで処理
の中断した制御操作表の処理を引継ぐわけでないから、
Ａ側システムからの制御データ（制御操作表の名称）は
不要となる。また、以上の実施例では、Ａ側のシステム
が故障したときその故障に対する特定のバツクアツプ引
継制御をした後に、Ａ側システムの制御をバツクアツプ
するものであるが、制御対象の制御サンプリング周期が
プロセス状態判定に要する時間より長い場合には、特定
のバツクアツプ引継制御を省略し、いきなり、Ａ側シス
テムの制御をバツクアツプするようにしてもよい。この
場合、健全側の演算制御装置Ｃ２が故障側の周辺機器制
御装置Ｐ１を演算制御装置Ｃ２に接続した後に、Ａ側の
プロセス１１Ａの状態を判定し、その状態に合致した制
御操作表を選択してバツクアツプを行うことになる。こ
の場合も制御データの伝送は不要となる。一方、第１０
図の実施例では、Ａ側システムに故障が発生しＢ側シス
テムでバツクアツプするまでに、瞬断する場合について
説明したが、第８図に示す構成とすればその瞬断を防ぐ
ことができることはいうまでもない。

以上述べたように本発明によれば、演算制御装置、補助
記憶装置、周辺機器装置から構成される計算機を複数台
相互に連結して相互に相手側の故障を発見する手段を備
えると共に各装置の動作を切替えられるようにしたので
、本来１台ずつで構成される複数のシステムが相互にバ
ツクアツプし、”その追加機能が少なくてすむ。

予備機によるものではなく複数台の類似機能を有するオ
ンライン計算機での相互バツクアツプを行なわせるよう
にしたので、安価にして情報処理の向上を図ることがで
きる。また故障側からのプロセス制御の信号をしや断す
るので、異常信号による誤動作を除去することができる
。一方、本発明の計算機は、プロセスの状態変化に応じ
てその状態に適した制御操作表を選択して制御を実行す
るものであるから、プロセスに状態変化がない限りは計
算機は制御を実行する必要はない。

したがつて、一方の計算機が故障して他方の計算機がこ
れをバツクアツプした場合であつても、プロセスの状態
変化があつたときのみバツクアツプによる制御を実行す
ればよいので、バツクアツプによる計算機負荷は最小限
におさえることができる。また、故障直前に実行されて
いる制御を他の健全な計算機で実行し、その制御の目標
に合致するように引継制御がなされ、また引継制御中に
故障した計算機が再試行し、故障状態が発見されないと
きはそれ以降の制御が元の計算機に戻されるので、計算
により行なわれる制御のサンプリング周期が故障時の再
試行時間より短くなくてはならないような重要な制御の
場合、制御の安全を確保することが可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すプロツク構成図、第２
図Ａ，ｂはＡ側システム、Ｂ側システムに対応するイン
タロツク回路の回路図、第３図はインタロツク回路の出
力により周辺機器制御装置からの制御出力を阻止するた
めの出力阻止回路の回路図、第４図はＡ側システムの故
障時の動作例を説明するためのタイムチヤート、第５図
はＡ側システムが正常に制御する場合の動作を示すタイ
ムチヤート、第６図はＡ側システムの制御中にＡ側シス
テムが故障した場合の動作を示すタイムチヤート、第７
図Ａ，ｂはＢ側システムによるバツクアツプ状態からＡ
側システム復旧の場合のプロツク構成図、第８図は本発
明の他の実施例を示すプロツク構成図、第９図は同実施
例において制御を実行する場合の制御操作表の抽出の仕
方を説明するための説明図、第１０図は本発明のさらに
異なる他の実施例における各信号のタイムチヤートであ
る。Ｃｌ，Ｃ２・・・・・・演算制御装置、Ｄｌ，Ｄ２・・
・・・・補助記憶装置、Ｐｌ，Ｐ２・・・・・・周辺機
器制御装置。

Claims

【特許請求の範囲】

１制御対象であるプロセスの制御操作の内容が記述さ
れた表を記憶する補助記憶装置と、前記プロセスの状態
を判定しその状態で制御操作すべき内容に対応する前記
表を選択して処理する演算制御装置と、この演算制御装
置での演算結果を制御出力として前記プロセスに出力す
るための周辺機器制御装置とからなる計算機を複数台相
互に連結し、前記演算制御装置のいずれかが故障したと
きそれを検出し健全な演算制御装置にその故障を知らせ
る故障検出装置と、前記故障検出装置が動作したときそ
の故障した計算機の前記周辺機器制御装置からの制御出
力を阻止するためのインターロック回路と、前記演算制
御装置内に設けられ前記故障検出装置からの故障検出を
受けとるとその故障した計算機の前記周辺機器制御装置
を健全な演算制御装置に接続し前記制御出力の阻止を解
除する手段と、前記演算制御装置内に設けられ前記故障
した計算機が行つていた制御操作の引継制御を行いその
故障が回復しないときは前記故障した計算機が制御を担
当していたプロセスの状態を判定しその状態に応じてバ
ックアップを行う手段と、前記故障が回復した場合には
前記健全な演算制御装置での引継制御が終了したときに
制御を回復した演算制御装置へ戻す手段とを備えたこと
を特徴とする複数計算機システム。