JPS5936801A - デユ−プレツクス制御方式におけるバツクアツプ方法 - Google Patents
デユ−プレツクス制御方式におけるバツクアツプ方法Info
- Publication number
- JPS5936801A JPS5936801A JP57148095A JP14809582A JPS5936801A JP S5936801 A JPS5936801 A JP S5936801A JP 57148095 A JP57148095 A JP 57148095A JP 14809582 A JP14809582 A JP 14809582A JP S5936801 A JPS5936801 A JP S5936801A
- Authority
- JP
- Japan
- Prior art keywords
- control
- controller
- data
- bdc
- output value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Feedback Control In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、プロセス制御等に用いられるデユー関するも
のである。
のである。
デユープレックス制御方式杖、制御動作を行なう主コン
トローラと、主コントローラに障害を生じたときに１冊
御動作全・代行丈る副コントローンと、主副各コントロ
・−２の制９１ ’ｔＨ力ｆｒ：選択する切替ｆｌｌｉ
とによシｔ７，４；成さツシるのが一般的であシ、その
−例ている。
トローラと、主コントローラに障害を生じたときに１冊
御動作全・代行丈る副コントローンと、主副各コントロ
・−２の制９１ ’ｔＨ力ｆｒ：選択する切替ｆｌｌｉ
とによシｔ７，４；成さツシるのが一般的であシ、その
−例ている。
すなわら、主二１ントローラＭｌ）Ｃ、副コントローラ
Ｂ １） Ｃおよび切替部ＳＷとが設けであると共Ｂを
υＪ視し、切替部Ｓ Ｗに対して指令を与えるディレク
タｌ） ＲＴが設けであｐ１各りには、マイクロプロセ
ッサ等のプロセッサＣＰＵＩ、１．ＣＰＵｂ。
Ｂ １） Ｃおよび切替部ＳＷとが設けであると共Ｂを
υＪ視し、切替部Ｓ Ｗに対して指令を与えるディレク
タｌ） ＲＴが設けであｐ１各りには、マイクロプロセ
ッサ等のプロセッサＣＰＵＩ、１．ＣＰＵｂ。
ＣＰＵ５．ＣＰＵｄが備えられ、固＞ｊＺメモリＲＯＭ
ｒｎ。
ｒｎ。
ＲＯＭ１） 、 ＲＯＭｇ 、 ＲＯＰｌｉｄへ格給さ
れた命令に基づき、各々が所定の動作を実行するものと
なっている。
れた命令に基づき、各々が所定の動作を実行するものと
なっている。
また主コントローラＭＤＣは、インターフェイスｒ／ｒ
ｍおよびアナログ信号とディジタル信号との変換機能等
を有する入出力回路ｌ１０ｍを介し、プロセスにおける
流介計等のセンサｓｓの出力を受は取ると共に、プロセ
スにおけるモータ弁？、（Ｖに対する制御出力の送出を
行なっておシ、ヒンサＳＳの出力に基づく制御演算を可
変メモリ１１ＡＭｍに対するデータのアクセスを行ない
ながら実行（，７、これによって制御出力の出力値全決
定のうえ、こすしによってプロセスに対する制御動作を
行なつ−Ｃいる。
ｍおよびアナログ信号とディジタル信号との変換機能等
を有する入出力回路ｌ１０ｍを介し、プロセスにおける
流介計等のセンサｓｓの出力を受は取ると共に、プロセ
スにおけるモータ弁？、（Ｖに対する制御出力の送出を
行なっておシ、ヒンサＳＳの出力に基づく制御演算を可
変メモリ１１ＡＭｍに対するデータのアクセスを行ない
ながら実行（，７、これによって制御出力の出力値全決
定のうえ、こすしによってプロセスに対する制御動作を
行なつ−Ｃいる。
な１？、主コントローラＭＤＣには、プ目セツーシ１−
ＣＰＵ、、、の動作を監視するためのウォッチドッグタ
イマＷ１．）Ｔが設けてｔ−）シ、これによる監祈出力
と、プロセツ′リーＣＰＵｍが定期的に行なう自己診断
の結果とを、ＯＲゲートＧｎＩを介して切替部ＳＷへ送
出すると共に、可変メモＩＪ ＲＡＭ、ｎ内の制御上必
要とする全データをバックアメモリＢ Ｆ ＭＩｎ’Ｃ
介して一方、切ｔｌ［（ＳＷは、インターフェイスＩ
／Ｆ ｓを介してバッファメモリＢＦＭｒｎからの全デ
ータを周期的に受は取り、これを可変メモリＲＡＭ ｓ
へ逐゛ 次更新のうえ格納しておシ、主コントローラＭ
ＤＣの障害発生に備えている。
ＣＰＵ、、、の動作を監視するためのウォッチドッグタ
イマＷ１．）Ｔが設けてｔ−）シ、これによる監祈出力
と、プロセツ′リーＣＰＵｍが定期的に行なう自己診断
の結果とを、ＯＲゲートＧｎＩを介して切替部ＳＷへ送
出すると共に、可変メモＩＪ ＲＡＭ、ｎ内の制御上必
要とする全データをバックアメモリＢ Ｆ ＭＩｎ’Ｃ
介して一方、切ｔｌ［（ＳＷは、インターフェイスＩ
／Ｆ ｓを介してバッファメモリＢＦＭｒｎからの全デ
ータを周期的に受は取り、これを可変メモリＲＡＭ ｓ
へ逐゛ 次更新のうえ格納しておシ、主コントローラＭ
ＤＣの障害発生に備えている。
これらに対し、副コントローラＢＤＣは、常時待機状態
にあるが、主コントローラＭＤＣの障害光４１三に応じ
てｏｒｔゲー１−Ｇ、ｎから送出される障害信号を、イ
ンターフェイスＩ／Ｆｓ’（ｒ−介してブロセツザＣＰ
Ｕ５が受は取ったとき、インターフェイスＩ／Ｆｓ お
よび副コントローラＢＤＣのインターフェイスＩ／Ｆｂ
ｌ を経て、可変メモリＲＡＭｑ、から全データの転
送全受け、これを自己の可変メモリＲＡＭｂへ格納のう
え、この内容にしたがって制御動作を開始し、インター
フェイスＩ ／ Ｆｂ＊および入出力回路Ｉ ／ ＯＨ
１と同様の入出力回路ｌ１０ｂを介し、センサＳ Ｓか
らの出力を受は取ると共に、匍坏１１渣算を行なって制
御出力の出力値を決定し、これをモータ弁ＭｖＫ、対し
て送出するものとなっている。
にあるが、主コントローラＭＤＣの障害光４１三に応じ
てｏｒｔゲー１−Ｇ、ｎから送出される障害信号を、イ
ンターフェイスＩ／Ｆｓ’（ｒ−介してブロセツザＣＰ
Ｕ５が受は取ったとき、インターフェイスＩ／Ｆｓ お
よび副コントローラＢＤＣのインターフェイスＩ／Ｆｂ
ｌ を経て、可変メモリＲＡＭｑ、から全データの転
送全受け、これを自己の可変メモリＲＡＭｂへ格納のう
え、この内容にしたがって制御動作を開始し、インター
フェイスＩ ／ Ｆｂ＊および入出力回路Ｉ ／ ＯＨ
１と同様の入出力回路ｌ１０ｂを介し、センサＳ Ｓか
らの出力を受は取ると共に、匍坏１１渣算を行なって制
御出力の出力値を決定し、これをモータ弁ＭｖＫ、対し
て送出するものとなっている。
このほか、ディレクタＤＲＴは、インターフェイスＩ／
ＦＲおよび自己のインターフェイスＩ ／ ｖｄを介し
、ＯＲゲートＧｍからの障害信号を監視する一方、障害
信号が生じたときには、切替部ＳＷに対し、可変メモリ
ＲＡ Ｍｓ内の制御上必要とする全データ金副コントロ
ーラＢＤＣに対して転送させるための転送指令をＳＷ出
すると共に、インターフェイスＩ／Ｆ４ｆｆｉ介して切
替部ＳＷ内のスイッチＳを制御し、今壕で主コントロー
ラＭｌ）Ｃの制御出力５ｃ選択していた状態から、副コ
ントローラＢＤＣの制御出力を選択する状態・＼切替器
えを行なわせるものとなっておシ、これらの状況なよ、
逐次可変メモｌＪＲＡＭ、１へ格納され、現在どのゴン
ト［１−ラが制御動作を実行中かの情報が保持されるも
のとなっている。
ＦＲおよび自己のインターフェイスＩ ／ ｖｄを介し
、ＯＲゲートＧｍからの障害信号を監視する一方、障害
信号が生じたときには、切替部ＳＷに対し、可変メモリ
ＲＡ Ｍｓ内の制御上必要とする全データ金副コントロ
ーラＢＤＣに対して転送させるための転送指令をＳＷ出
すると共に、インターフェイスＩ／Ｆ４ｆｆｉ介して切
替部ＳＷ内のスイッチＳを制御し、今壕で主コントロー
ラＭｌ）Ｃの制御出力５ｃ選択していた状態から、副コ
ントローラＢＤＣの制御出力を選択する状態・＼切替器
えを行なわせるものとなっておシ、これらの状況なよ、
逐次可変メモｌＪＲＡＭ、１へ格納され、現在どのゴン
ト［１−ラが制御動作を実行中かの情報が保持されるも
のとなっている。
たソし、主副各コントローラＨＤＣおよびＴＩＤＣにお
ける制御動作は、センサＳＳの出力をサンプリングする
周期が定められておシ、このサンプリング周期毎に制御
演算と制御出力の送出とが行なわれるものとなっている
。
ける制御動作は、センサＳＳの出力をサンプリングする
周期が定められておシ、このサンプリング周期毎に制御
演算と制御出力の送出とが行なわれるものとなっている
。
ＦＢ２図は、従来におけるＩ；＋ｔ ＠′ｆ〜ｌ＜ＳＷ
と副コントローラＢＤＣとの’ｆｉ９作状況全状況フロ
ーチャートであυ、切替部ＳＷにおいては、ディレクタ
ＤＲ１’からの１転送指令あシ？“全判断１−ており、
これがＮｏであれば、上述のと」、−９主コントロ一ラ
１Ｍ Ｄ Ｃのデータを〃可変メモＩＪ’ＲＡＭＦｌへ
格納“を周期的に行なっているが、１転送指令あ、す？
〃がＹＥＳとなｆｌ、げ、可変メモリＲＡＭ５のゝ全デ
ータを〃副コントローラ’ ＢＤＣ−＼転送Ｑ、、％転
送終了７″がＹＥＳになると、副コントローラゝＴＩＤ
Ｃの制御１開始を指令〃のうえ、センサｓＳに対する１
サンプリング周期の間待機〃してから、スイッチ’Ｓ％
：“副コントローラゝＢＤＣ１ｌ！ｌへ切替〃える。
と副コントローラＢＤＣとの’ｆｉ９作状況全状況フロ
ーチャートであυ、切替部ＳＷにおいては、ディレクタ
ＤＲ１’からの１転送指令あシ？“全判断１−ており、
これがＮｏであれば、上述のと」、−９主コントロ一ラ
１Ｍ Ｄ Ｃのデータを〃可変メモＩＪ’ＲＡＭＦｌへ
格納“を周期的に行なっているが、１転送指令あ、す？
〃がＹＥＳとなｆｌ、げ、可変メモリＲＡＭ５のゝ全デ
ータを〃副コントローラ’ ＢＤＣ−＼転送Ｑ、、％転
送終了７″がＹＥＳになると、副コントローラゝＴＩＤ
Ｃの制御１開始を指令〃のうえ、センサｓＳに対する１
サンプリング周期の間待機〃してから、スイッチ’Ｓ％
：“副コントローラゝＢＤＣ１ｌ！ｌへ切替〃える。
これに対し、副コントローラＢ Ｉ） Ｃにおいて＆＝
１ 。
１ 。
切替器ＳＷを介する像転送指令あシフ〃がｙｇｓとなｉ
ｔば、切替器ＳＷ側の１全データを“副コントローラ’
ＢＤＣへ転送〃に応じ、２全データを〃可変メモリゝ
ＲＡＭｂへ格納“のりえ、切替器ＳＷ側の副コントロー
ラ’ ＢＤＣの制御開始を指令〃に応じ、気制御開始指
令あシ？〃がＹＥＳになると、気制御演算と制御出力送
出をサンプリング周期毎に行なう〃ものとし、こ′！′
１．全反復する。
ｔば、切替器ＳＷ側の１全データを“副コントローラ’
ＢＤＣへ転送〃に応じ、２全データを〃可変メモリゝ
ＲＡＭｂへ格納“のりえ、切替器ＳＷ側の副コントロー
ラ’ ＢＤＣの制御開始を指令〃に応じ、気制御開始指
令あシ？〃がＹＥＳになると、気制御演算と制御出力送
出をサンプリング周期毎に行なう〃ものとし、こ′！′
１．全反復する。
しかし、−第２図に示す従来の方法においては、−全デ
ータな〃副コントローラ’ ＢＤＣへ転送“のうえ、副
コントローラ’ＢＩ）Ｃの制御開始を指令〃した後、ス
イッチｌ１ｌｓを〃副コントローラ１ＢＤＣ側へ切替〃
えているため、主コントローラＭｌ）ＣＫ障害を生じて
から副コントローラＢＤＣへ切替わるまでの時間が大と
なシ、この間において制御状況が不安定となる欠点を生
じていた。
ータな〃副コントローラ’ ＢＤＣへ転送“のうえ、副
コントローラ’ＢＩ）Ｃの制御開始を指令〃した後、ス
イッチｌ１ｌｓを〃副コントローラ１ＢＤＣ側へ切替〃
えているため、主コントローラＭｌ）ＣＫ障害を生じて
から副コントローラＢＤＣへ切替わるまでの時間が大と
なシ、この間において制御状況が不安定となる欠点を生
じていた。
本発明ｔよ、従来のか＼る欠点を根本的に排除する目的
を有し、主コントローラにＩｌ￥害を生じたとき、主コ
ントローラの出力値データのみを副コントローラへ転送
すると共に、副コントローラにおいては出力値データに
応する制御出力を直ちに送出し、ついで、切替部によシ
副コントローラの制御出力を選択した後に、主コントロ
ーラの出力値以外の制御上必要とするデータを副コント
ローラへ転送し、これに基づく制御動作を副コントロー
ラに開始させるものとした極めて効果的な、デユープレ
ックス制御方式におけるバックアップ方法を提供するも
のである。
を有し、主コントローラにＩｌ￥害を生じたとき、主コ
ントローラの出力値データのみを副コントローラへ転送
すると共に、副コントローラにおいては出力値データに
応する制御出力を直ちに送出し、ついで、切替部によシ
副コントローラの制御出力を選択した後に、主コントロ
ーラの出力値以外の制御上必要とするデータを副コント
ローラへ転送し、これに基づく制御動作を副コントロー
ラに開始させるものとした極めて効果的な、デユープレ
ックス制御方式におけるバックアップ方法を提供するも
のである。
以下、実施例を示す第３図のフローチャートによｐ本発
明の詳細な説明する。
明の詳細な説明する。
第３図は第２図と同様、切替部ＳＷと副コントローラＢ
ＤＣとの動作状況を示し、切替部ＳＷにおいては、！転
送指令あシ？“のＹＥＳに応じ、取出力値のデータを〃
副コントローラ’ ＢＤＣへ転送“し、１転送終了７″
のＹＥＳによシ、スイッチ″″Ｓを″ＪＡＩＪコンシロ
ーラ’ ＢＤＣ側へ切替〃えてから、′出力値以外のデ
ータを“副コントローラ’Ｂ１）Ｃへ転送′し、１転送
終了？”のｙｇｓにしたがい、副コントローラ’ ＢＤ
Ｃの制御開始を指令〃している。
ＤＣとの動作状況を示し、切替部ＳＷにおいては、！転
送指令あシ？“のＹＥＳに応じ、取出力値のデータを〃
副コントローラ’ ＢＤＣへ転送“し、１転送終了７″
のＹＥＳによシ、スイッチ″″Ｓを″ＪＡＩＪコンシロ
ーラ’ ＢＤＣ側へ切替〃えてから、′出力値以外のデ
ータを“副コントローラ’Ｂ１）Ｃへ転送′し、１転送
終了？”のｙｇｓにしたがい、副コントローラ’ ＢＤ
Ｃの制御開始を指令〃している。
一方、副コントローラＢＤＣにおいては、′転送指令あ
υ？〃のＹＥＳにし念がい、切替部ＳＷ側の”出力値の
データを“副コントローラ気ＢＤＣへ転送“に応じ、′
出力値のデータを〃可変メモリ’ ＲＡＭｂへ格納し制
御出力を送出〃しておシ、このつき゛に切替部ＳＷにお
いてスイッチ′ＸＳ金“副コントローラ’ＢＤＣＩＩＩ
Ｕへ切替″を行なっているため、出力値のデータに応す
る制御出力が直ちに送出される。
υ？〃のＹＥＳにし念がい、切替部ＳＷ側の”出力値の
データを“副コントローラ気ＢＤＣへ転送“に応じ、′
出力値のデータを〃可変メモリ’ ＲＡＭｂへ格納し制
御出力を送出〃しておシ、このつき゛に切替部ＳＷにお
いてスイッチ′ＸＳ金“副コントローラ’ＢＤＣＩＩＩ
Ｕへ切替″を行なっているため、出力値のデータに応す
る制御出力が直ちに送出される。
てノいで、切替部ＳＷの１出力値以外のデータ′５ｃ″
副コントローラゝＢＤＣへ転送“に応じ、１出力値以外
のデータを“可変メモＩＪ’ＲＡＭＬ、へ格納″してか
ら、切替部ＳＷの副コントローラ’ ＢＤＣの制御開始
を指令〃に応じ、気制御開始指令あシ？〃がＹＥＳとな
れば、５制御演算と制御出力送出をサンプリング周期毎
に行なう〃ものとし、これを反榎する。
副コントローラゝＢＤＣへ転送“に応じ、１出力値以外
のデータを“可変メモＩＪ’ＲＡＭＬ、へ格納″してか
ら、切替部ＳＷの副コントローラ’ ＢＤＣの制御開始
を指令〃に応じ、気制御開始指令あシ？〃がＹＥＳとな
れば、５制御演算と制御出力送出をサンプリング周期毎
に行なう〃ものとし、これを反榎する。
したがって、主コントローラＭＤＣに障害を生ずれば、
副コントローラＢＤＣから制御出力が直ちに送出された
うえ、これについで制御動作が開始されるものとな夛、
主コントローラＭＤＣに障害を生じてから、副コントロ
ーラＢＤＣよシの制御出力が送出されるまでの時間が大
幅に短縮され、制御状況が安定に維持される。
副コントローラＢＤＣから制御出力が直ちに送出された
うえ、これについで制御動作が開始されるものとな夛、
主コントローラＭＤＣに障害を生じてから、副コントロ
ーラＢＤＣよシの制御出力が送出されるまでの時間が大
幅に短縮され、制御状況が安定に維持される。
たｙし、１台の副コントローラＢＤＣに対し、ｔｉｔ＞
台の主コントローニアＭＤＣおよび切替部ＳＷを設け、
副コントローラＢＤＣ’？ｃ各主コントローラＭＤＣの
共用と【７てもよく、場合によっては、ディレクタＤＲ
Ｔの機能を切替部ＳＷへ収容するものとしても同様であ
υ、本発明は秒々の構成を有するデユープレックス制御
方式へ適用することができる。
台の主コントローニアＭＤＣおよび切替部ＳＷを設け、
副コントローラＢＤＣ’？ｃ各主コントローラＭＤＣの
共用と【７てもよく、場合によっては、ディレクタＤＲ
Ｔの機能を切替部ＳＷへ収容するものとしても同様であ
υ、本発明は秒々の構成を有するデユープレックス制御
方式へ適用することができる。
以上の説明により明らかなとおｐ本発明によれば、主コ
ントローラに障害を生じてから、副コントローラよｐの
制御出力が送出されるまでの時間が大幅に短縮され、制
御状況が安定に維持されるため、各穏用途のデユープレ
ックス１り一方式において顕著な効果が得られる。
ントローラに障害を生じてから、副コントローラよｐの
制御出力が送出されるまでの時間が大幅に短縮され、制
御状況が安定に維持されるため、各穏用途のデユープレ
ックス１り一方式において顕著な効果が得られる。
第１図はデユープレックス制御方式の構成を示すブロッ
ク図、第２図は従来例を示すフローチャート、第３図は
本発明の実施例を示すフローチャートである。 λ（ＤＣ・・脅・主コントロー９、ＢＤＣ−・・・副コ
ントローラ、ＳＷ・・・曝切替部、ＣＰＵｍ。 ＣＰＵｂ、ＣＰＵ５・・・拳プロセッサ、ＲＯＭｍ。 ＲＯＭＩ）、ＲＯＭ５・・・・固定メモリ、ＲＡＭ、ｎ
。 ＲＡＭｂ、ＲＡＭ５ｅ ＊ ＊ ｅ可変メモリ、ＷＤＴ
−−・・ウォッチドッグタイマ、ＢＦＭＦｎ−・・・
バッファメモリ、Ｉ ／ ＦＢ ｔ Ｉ ／Ｆｌ）１
、 Ｉ ／Ｆｉ） ＠ 、 Ｉ ／ｐ ｇ・・＠−
インターフェイス、’１０ｔｎ ｔ Ｉ ／ Ｏｂ
・・・・入出力回路、Ｓ・・１１１１スイツチ、ＳＳ＠
・・・センサ、ＭＶ＠・・φモータ弁。 特許出願人 山弐ノ・ネウエル株式会社代 理
人 山 州政 樹（ほか１名）第１頁の続き ０発 明 者 富田保雄 東京都大田区西六郷４丁目２８番 １号山武ハネウェル株式会社蒲 出玉場内 ０発 明 者 真貝厚 東京都大田区西六郷４丁目２８番 １号山武ハネウェル株式会社蒲 出玉場内 ０発 明 者 阿部徹 東京都太田区西六郷４丁目２８番 １号山武ハネウェル株式会社蒲 出玉場内 ０発 明 者 清水英行 東京都太田区西六郷４丁目２８番 １号山武ハネウェル株式会社蒲 田工場内
ク図、第２図は従来例を示すフローチャート、第３図は
本発明の実施例を示すフローチャートである。 λ（ＤＣ・・脅・主コントロー９、ＢＤＣ−・・・副コ
ントローラ、ＳＷ・・・曝切替部、ＣＰＵｍ。 ＣＰＵｂ、ＣＰＵ５・・・拳プロセッサ、ＲＯＭｍ。 ＲＯＭＩ）、ＲＯＭ５・・・・固定メモリ、ＲＡＭ、ｎ
。 ＲＡＭｂ、ＲＡＭ５ｅ ＊ ＊ ｅ可変メモリ、ＷＤＴ
−−・・ウォッチドッグタイマ、ＢＦＭＦｎ−・・・
バッファメモリ、Ｉ ／ ＦＢ ｔ Ｉ ／Ｆｌ）１
、 Ｉ ／Ｆｉ） ＠ 、 Ｉ ／ｐ ｇ・・＠−
インターフェイス、’１０ｔｎ ｔ Ｉ ／ Ｏｂ
・・・・入出力回路、Ｓ・・１１１１スイツチ、ＳＳ＠
・・・センサ、ＭＶ＠・・φモータ弁。 特許出願人 山弐ノ・ネウエル株式会社代 理
人 山 州政 樹（ほか１名）第１頁の続き ０発 明 者 富田保雄 東京都大田区西六郷４丁目２８番 １号山武ハネウェル株式会社蒲 出玉場内 ０発 明 者 真貝厚 東京都大田区西六郷４丁目２８番 １号山武ハネウェル株式会社蒲 出玉場内 ０発 明 者 阿部徹 東京都太田区西六郷４丁目２８番 １号山武ハネウェル株式会社蒲 出玉場内 ０発 明 者 清水英行 東京都太田区西六郷４丁目２８番 １号山武ハネウェル株式会社蒲 田工場内
Claims (1)
- 制御動作全行なう主コントローラと、該主コントローラ
に障害を生じたとき前記制御動作を代行する１ルυコン
トローラと、前記主コントローンとｈリコントローラと
の制御出力を選択する切替部とを有するデユープレック
ス制御方式において、前記主コントローラに障害を生じ
たとき前記主コントローラの出カイ直データを前記副コ
ントローラへ転送すＺ）と共に、該副コントローラにお
いては前記出力値データに応する制御出力を直ちに送出
し、ついで前記切替部に、Ｌシ前記副コントローラの制
御出力ｔ−、−パ択した後、前記主コントローラの出力
値データμ外のデータを前記副コントローラへ転送（７
、該出力値データ以外のデータに基づく制御動作を前記
副コントローラに開始させる乙とを特徴とするデユープ
レックス制御方式におけるバックアップ方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57148095A JPS5936801A (ja) | 1982-08-26 | 1982-08-26 | デユ−プレツクス制御方式におけるバツクアツプ方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57148095A JPS5936801A (ja) | 1982-08-26 | 1982-08-26 | デユ−プレツクス制御方式におけるバツクアツプ方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5936801A true JPS5936801A (ja) | 1984-02-29 |
Family
ID=15445125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57148095A Pending JPS5936801A (ja) | 1982-08-26 | 1982-08-26 | デユ−プレツクス制御方式におけるバツクアツプ方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5936801A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04142631A (ja) * | 1990-10-04 | 1992-05-15 | Nec Corp | メモリ内容引継方式 |
| KR100637869B1 (ko) | 2005-05-06 | 2006-10-27 | 주식회사 삼미정공 | 안전 구동 자동문 및 그 제어 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52130543A (en) * | 1976-04-27 | 1977-11-01 | Toshiba Corp | Multi-computer system |
| JPS5640901A (en) * | 1979-09-11 | 1981-04-17 | Toshiba Corp | Backup method of process control |
-
1982
- 1982-08-26 JP JP57148095A patent/JPS5936801A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52130543A (en) * | 1976-04-27 | 1977-11-01 | Toshiba Corp | Multi-computer system |
| JPS5640901A (en) * | 1979-09-11 | 1981-04-17 | Toshiba Corp | Backup method of process control |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04142631A (ja) * | 1990-10-04 | 1992-05-15 | Nec Corp | メモリ内容引継方式 |
| KR100637869B1 (ko) | 2005-05-06 | 2006-10-27 | 주식회사 삼미정공 | 안전 구동 자동문 및 그 제어 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5936801A (ja) | デユ−プレツクス制御方式におけるバツクアツプ方法 | |
| JPS5819954A (ja) | デ−タ処理装置 | |
| JPS605331A (ja) | ラインプリンタ | |
| JPS60685B2 (ja) | オンラインメンテナンス装置 | |
| JPH07219800A (ja) | 制御演算装置のデータ等値化方法及びその制御演算装置 | |
| JPH08249277A (ja) | 入出力装置共用型コンピュータシステム | |
| JPS59133601A (ja) | 複数コントロ−ラシステムのバツクアツプ方法 | |
| JPS5966712A (ja) | プロセス制御装置 | |
| JPS59106001A (ja) | デユ−プレツクス制御方式におけるバツクアツプ方法 | |
| JPH0155638B2 (ja) | ||
| JPS6131711B2 (ja) | ||
| JPS6055423A (ja) | 電子機器用操作制御装置 | |
| JPH02306358A (ja) | コンソールメッセージ出力制御装置 | |
| JPH04330532A (ja) | プログラマブルコントローラ | |
| JPS63109529A (ja) | 質問応答装置 | |
| JPS59194209A (ja) | ロボツトの制御装置 | |
| JPH03252753A (ja) | 処理起動装置 | |
| JPS59115693A (ja) | ２重化構成における系選択方式 | |
| JPH04165426A (ja) | 推論の中断を考慮に入れた知職ベースシステムの管理方式 | |
| JPH0317717A (ja) | データ処理システム | |
| JPS6235743A (ja) | 初期設定装置 | |
| JPH04246711A (ja) | パーソナルコンピュータの障害復旧方式 | |
| JPH01118902A (ja) | Ｐｃのデータ転送制御方式 | |
| JPH0498354A (ja) | 情報処理装置 | |
| JPH06175828A (ja) | オペレーティングシステム運用方法 |