JPS59198765A - 絶縁ゲ−ト型電界効果トランジスタ - Google Patents
絶縁ゲ−ト型電界効果トランジスタInfo
- Publication number
- JPS59198765A JPS59198765A JP58073425A JP7342583A JPS59198765A JP S59198765 A JPS59198765 A JP S59198765A JP 58073425 A JP58073425 A JP 58073425A JP 7342583 A JP7342583 A JP 7342583A JP S59198765 A JPS59198765 A JP S59198765A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- gate electrode
- layer
- field effect
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は絶縁膜上のゲート電極ならびにソース・ドレイ
ンとの接続のための配線に導電材料からなる層が用いら
れる絶縁ゲート型電界効果トランジスタに関する。
ンとの接続のための配線に導電材料からなる層が用いら
れる絶縁ゲート型電界効果トランジスタに関する。
絶縁ゲート型電界効果トランジスタのゲート電極および
配線を形成する材料としては、従来よりアルミニウムも
しくはアルミニウムを主成分とする合金、あるいは多結
晶シリコンが使われてきた。
配線を形成する材料としては、従来よりアルミニウムも
しくはアルミニウムを主成分とする合金、あるいは多結
晶シリコンが使われてきた。
アルミニウムもしくはその合金は比抵抗が低く、配線と
しては適しているが、その融点が低いため縁ゲート型電
界効果トランジスタを５μｍ以ｒの設計ルールで形成す
る際に必須の技術である自己整合形ソース・ドレイン形
成工程においてゲートル極をマスクとして利用できない
という欠点がある。
しては適しているが、その融点が低いため縁ゲート型電
界効果トランジスタを５μｍ以ｒの設計ルールで形成す
る際に必須の技術である自己整合形ソース・ドレイン形
成工程においてゲートル極をマスクとして利用できない
という欠点がある。
多結晶シリコンはこの欠点を克服するために導入され、
かなシの成功をおさめている。しかし多結晶ンリコンの
シート抵抗は１９０１７口以上あり、設計ルールが２μ
ｍ以下になるとその配線抵抗が無視できなくなシ、トラ
ンジスタの周波数特性の悪化を招くに至る。
かなシの成功をおさめている。しかし多結晶ンリコンの
シート抵抗は１９０１７口以上あり、設計ルールが２μ
ｍ以下になるとその配線抵抗が無視できなくなシ、トラ
ンジスタの周波数特性の悪化を招くに至る。
本発明は、上述の問題点を除去し、抵抗の低いゲート電
極および配線を備えた周波数特性の良好な絶縁ゲート型
電界効果トランジスタを提供することを目的とする。
極および配線を備えた周波数特性の良好な絶縁ゲート型
電界効果トランジスタを提供することを目的とする。
本発明は、ゲート電極および配線の少なくとも一部に不
純物がドープされた単結晶シリコンを用いることよシ、
多結晶シリコンに比してはるかにの目的を達成する。
純物がドープされた単結晶シリコンを用いることよシ、
多結晶シリコンに比してはるかにの目的を達成する。
第１図（ａ）ないしくｄ）はこの発明の一実施例の製造
工程を示す。まずｎ型シリコン基板１の上に通常の工程
にしたがって、フィールド酸化膜２、ゲート酸化膜３を
形成した後、化学的気相成長法によシ多結晶シリコン層
４を５００ＯＡの厚さに堆積する（ａ）。次にｇｘ図（
ｂ）に示すように、公知のフォトリソグラフィー技術に
よシ多結晶シリコンゲート電極４１ならびに配線４２を
形成する。（ｂ）ではさらに、イオン注入および熱処理
工程によシソース、ドレイン領域５１ 、５２を自己整
合的に拡散形成すると同時に多結晶シリコン層にもｐ型
の導電性をもたせている。第１図＜ｃ＞は本実施例の中
心工程であり、多結晶シリコン層４１ 、４２の単結晶
化工程である。
工程を示す。まずｎ型シリコン基板１の上に通常の工程
にしたがって、フィールド酸化膜２、ゲート酸化膜３を
形成した後、化学的気相成長法によシ多結晶シリコン層
４を５００ＯＡの厚さに堆積する（ａ）。次にｇｘ図（
ｂ）に示すように、公知のフォトリソグラフィー技術に
よシ多結晶シリコンゲート電極４１ならびに配線４２を
形成する。（ｂ）ではさらに、イオン注入および熱処理
工程によシソース、ドレイン領域５１ 、５２を自己整
合的に拡散形成すると同時に多結晶シリコン層にもｐ型
の導電性をもたせている。第１図＜ｃ＞は本実施例の中
心工程であり、多結晶シリコン層４１ 、４２の単結晶
化工程である。
具体的にけＣＷＡｒ イオンレーザ−（５１４０１線
、出力１０Ｗ ）を用いて、ビームスポット径４０μｍ
１エネルギー密度８ Ｘ １０ Ｗ ／ ｃｍ’、スキ
ャン速度１０ｃｍ／ｓｅｃの条件で基板表面を照射して
アニールすると、多結晶シリコンゲート電極および配線
層がｐ型の単結晶層６Ｊ、 ６２に変換される。その後
の工程（ｄ）は通常のバンシベーンヨン膜積層工程で、
素子の表面ｆ ＳｉＯ２＋ ５ｉｓＮ４ などのパン
シベーンヨン膜８で扱う。
、出力１０Ｗ ）を用いて、ビームスポット径４０μｍ
１エネルギー密度８ Ｘ １０ Ｗ ／ ｃｍ’、スキ
ャン速度１０ｃｍ／ｓｅｃの条件で基板表面を照射して
アニールすると、多結晶シリコンゲート電極および配線
層がｐ型の単結晶層６Ｊ、 ６２に変換される。その後
の工程（ｄ）は通常のバンシベーンヨン膜積層工程で、
素子の表面ｆ ＳｉＯ２＋ ５ｉｓＮ４ などのパン
シベーンヨン膜８で扱う。
このようにして得られた絶縁ゲート型電界効果トランジ
スタにおいては、単結晶シリコンに１〜２ＸＩＣ１ｃＴ
＋＋ 程度の不純物がドーグされたときには２０〜３
０Ω／口のシート抵抗を有するので、ゲート電極および
配線の抵抗は多結晶シリコン層を利用した場合に比して
はるかに小さくなる。
スタにおいては、単結晶シリコンに１〜２ＸＩＣ１ｃＴ
＋＋ 程度の不純物がドーグされたときには２０〜３
０Ω／口のシート抵抗を有するので、ゲート電極および
配線の抵抗は多結晶シリコン層を利用した場合に比して
はるかに小さくなる。
なお、多結晶シリコン中では不純物の拡散係数が大きい
ため、例えばイオン注入後のノース。ドレイン領域への
不純物拡散時に多結晶シリコンゲート電極への不純物の
拡散を同時に行なおうとすると、不純物が多結晶シリコ
／ノーを突き抜けてゲート絶縁膜中へも侵入し、トラン
ジスタの安定性を低下させるおそれも存在する。しかし
本発明によれば、ソース、ドレイン領域５１ 、５２の
形成前にゲート電極４１の多結晶シリコンを単結晶化す
れば、単結晶中では多結晶中に比して不純物の拡散係数
が小さいため、ンース、ドレイン領域拡散形成時に不純
物がゲート電極層を突き抜けてゲート酸化膜に侵入する
ことを阻止することができ、トランジスタの安定性が一
層向上する。
ため、例えばイオン注入後のノース。ドレイン領域への
不純物拡散時に多結晶シリコンゲート電極への不純物の
拡散を同時に行なおうとすると、不純物が多結晶シリコ
／ノーを突き抜けてゲート絶縁膜中へも侵入し、トラン
ジスタの安定性を低下させるおそれも存在する。しかし
本発明によれば、ソース、ドレイン領域５１ 、５２の
形成前にゲート電極４１の多結晶シリコンを単結晶化す
れば、単結晶中では多結晶中に比して不純物の拡散係数
が小さいため、ンース、ドレイン領域拡散形成時に不純
物がゲート電極層を突き抜けてゲート酸化膜に侵入する
ことを阻止することができ、トランジスタの安定性が一
層向上する。
本発明は、上述の一実施例に限定されるものではなく、
単結晶シリコン層の積層方法として、例えば分子線蒸着
法を用いて直接に単結晶シリコンを堆積する方法も有効
であることは明らかであろう。
単結晶シリコン層の積層方法として、例えば分子線蒸着
法を用いて直接に単結晶シリコンを堆積する方法も有効
であることは明らかであろう。
本発明は絶縁ゲート型電界効果トランジスタのゲート電
極および配線を形成する材料として不純物がドープされ
た単結晶シリコンを用いることにより、ゲート電極およ
び配線を低抵抗し、周波数特性を向上させるものであり
、２μｍ以下の設計ルールで作成され、自己整合形ソー
ス、ドレイン形成工程が適用できる絶縁ゲート型電界効
果トランジスタを得ることができるのでその効果はすこ
ぶる太きい。
極および配線を形成する材料として不純物がドープされ
た単結晶シリコンを用いることにより、ゲート電極およ
び配線を低抵抗し、周波数特性を向上させるものであり
、２μｍ以下の設計ルールで作成され、自己整合形ソー
ス、ドレイン形成工程が適用できる絶縁ゲート型電界効
果トランジスタを得ることができるのでその効果はすこ
ぶる太きい。
第１図（ａ）〜（ａ＞は本発明の一実施例に対する製造
工程を示す断面図である。
工程を示す断面図である。
Claims (1)
- １）ゲート電極および配線の少なくとも一部が不純物が
ドープされた単結晶シリコンよシなることを特徴とする
絶縁ゲート型電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58073425A JPS59198765A (ja) | 1983-04-26 | 1983-04-26 | 絶縁ゲ−ト型電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58073425A JPS59198765A (ja) | 1983-04-26 | 1983-04-26 | 絶縁ゲ−ト型電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59198765A true JPS59198765A (ja) | 1984-11-10 |
Family
ID=13517862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58073425A Pending JPS59198765A (ja) | 1983-04-26 | 1983-04-26 | 絶縁ゲ−ト型電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59198765A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6437050A (en) * | 1987-07-31 | 1989-02-07 | Nec Corp | Semiconductor device |
| JPS6437051A (en) * | 1987-07-31 | 1989-02-07 | Nec Corp | Manufacture of semiconductor device |
| US5360756A (en) * | 1993-01-20 | 1994-11-01 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a semiconductor device having a monocrystal silicon layer |
-
1983
- 1983-04-26 JP JP58073425A patent/JPS59198765A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6437050A (en) * | 1987-07-31 | 1989-02-07 | Nec Corp | Semiconductor device |
| JPS6437051A (en) * | 1987-07-31 | 1989-02-07 | Nec Corp | Manufacture of semiconductor device |
| US5360756A (en) * | 1993-01-20 | 1994-11-01 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a semiconductor device having a monocrystal silicon layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0523055B2 (ja) | ||
| JPS58115864A (ja) | 半導体装置 | |
| EP0068094B1 (en) | Process for forming a semiconductor device on a silicon ribbon and device thus formed | |
| JPS5955054A (ja) | 半導体装置の製造方法 | |
| US4460417A (en) | Method of manufacturing insulating film and electric device utilizing the same | |
| JPS643045B2 (ja) | ||
| US4560421A (en) | Semiconductor device and method of manufacturing the same | |
| JPS58116764A (ja) | 半導体装置の製造方法 | |
| JPS59198765A (ja) | 絶縁ゲ−ト型電界効果トランジスタ | |
| JPS59155121A (ja) | 半導体薄膜の製造方法 | |
| JPS5856320A (ja) | 気相成長方法 | |
| JPH06291039A (ja) | 非晶質半導体形成基板並びにこれを用いた多結晶半導体形成基板の製造方法 | |
| JPS5885520A (ja) | 半導体装置の製造方法 | |
| JPS60127755A (ja) | 半導体装置の製法 | |
| JPS63117420A (ja) | シリサイド層の形成方法 | |
| JPS6360551B2 (ja) | ||
| JPS6163016A (ja) | Ｓｏｉ形成方法 | |
| JPH0845837A (ja) | 多結晶半導体膜の製造方法 | |
| JPH0536911A (ja) | ３次元回路素子およびその製造方法 | |
| JPH0517701B2 (ja) | ||
| JPS643047B2 (ja) | ||
| JPH0793384B2 (ja) | 半導体装置の製造方法 | |
| JPH0251280A (ja) | Ｐｎ接合型ダイオード及びその製造方法 | |
| JPS5874034A (ja) | 半導体装置の製造方法 | |
| JPS60198813A (ja) | 半導体への不純物拡散法 |