JPH01211138A - 計算機システムの監視回路用リセット回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 計算機システムのウオッチドツク式監視回路のリセット
回路に関し、 外部メモリから内部メモリへのプログラム転送時監視回
路のウオッチドックタイマを実質的に作動させないよう
にすることを目的とし、ウオッチドツク式監視回路、マ
イクロプログラムメモリ、該マイクロプログラムメモリ
に転送すべきマイクロプログラムを記憶した外部メモリ
を有し、起動時又はマイクロプログラムメモリの不良を
検出する故障検出回路による再起動時に外部メモリから
マイクロプログラムメモリにマイクロプログラムを転送
させるように構成した計算機システムにおいて、前記故
障検出回路による再起動時における前記外部メモリから
マイクロプログラムメモリへのマイクロプログラム転送
期間中、前記ウオッチドツク式監視回路のウォッチドノ
クタイマをリセットさせるように構成する。

〔産業上の利用分野〕

本発明は、起動時又は再起動時に外部メモリからマイク
ロプログラムメモリにマイクロプログラムを転送した後
主記憶上のプログラムにより所定の演算を行なわせるよ
うに構成された計算機システムに関するものであり、特
に、かかるマイクロプログラム転送期間ウオッチドツク
式監視回路のウオッチドックタイマを実質的に作動させ
ないようにした計算機システムのウォ・フチドック式監
視回路用リセット回路に関する。

ウオッチドツク式監視回路は、計算機システム内の主記
憶上のマイクロプログラムの走行の正常性を確認するた
めに用いられている。すなわち、つオソチドソク式監視
回路内のウオッチドックタイマを、ウオッチドックタイ
マの時間切れ、例えば１００ｍ５ｅｃより短かい周期で
ソフトウェア的に周期的にリセットすることにより、ウ
オッチドックタイマの時間切れを防止する。若し、周期
的にウオッチドックタイマをリセットできないような何
らかの障害、例えばプログラムストールが発生した場合
、ウオッチドックタイマが時間切れとなり、割込を発生
し、プログラム走行の異常を通知する。

一方、自動交換機等に用いられている計算機システムに
は、オンライン処理に用いる高速揮発性のマイクロプロ
グラムメモリの外に、マイクロプログラムメモリで動作
させるマイクロプログラム、又はマイクロプログラムを
記憶させたＥＰＲＯＭ　。

ＰＲＯＭ等のＲＯＭを用いた外部メモリが設けられてい
る。外部メモリを用いる理由としては種々考えられてい
るがそのいくつかを下記に述べる。第１の理由としては
、電源断又はシステム障害発生時マイクロプログラムメ
モリのマイクロプログラムが破壊された場合、外部メモ
リのマイクロプログラムを再ロードし、システムを復旧
させるためである。次の理由としては、自動交換機シス
テムの処理内容の変更が生じたような場合、予め他の計
算機システムで変更処理内容についてデバッグを行ない
ＲＯＭ化したものを交換する。また同一のハード構成で
異なる命令仕様の構成をとることが可能となり、使用上
の柔軟性が向上する。例えば同じハード構成でも、電話
交換機又はバケット交換機のいずれにも使用可能となる
。

〔従来の技術〕

第８図に従来の計算機システムの監視回路用リセット回
路を示す。

第８図の回路の動作を簡単に述べる。

初期起動時、ロード回路３内のカウンタ３２　、３６が
クリアされ、セレクタ３４がカウンタ３２の出力を選択
出力し、セレクタ３５がセレクタ３４の出力を選択出力
するように形成される。従って、マイクロプログラムメ
モリとしての制御メモリ１ａにはカウンタ３２のカウン
ト値がマイクロアドレスμＡＤＤＣが印加される。一方
、外部メモリとしての外部ＲＯＭ　２ａにはカウンタ３
６からマイクロアドレスμＡＤＤ□が印加される。これ
により、外部ＲＯＭ　２ａからμＡＤＤＥのマイクロプ
ログラムデータμＤＡＴＡが制御メモリ１ａに出力され
る。制御メモリ１ａにはＮＡＮＤゲート３７からライト
イネーブル信号ＷＥが印加され、外部ＲＯＭ　２ａから
のμＤＡＴＡを上記μＡＤＤＣのアドレスにストアする
。

以下、クロックＣＬＫが更新される毎に、マイクロアド
レスμＡＤＤＣ、μＡＤＤＥが更新され、外部　　５Ｒ
ＯＭ　２ａ内のマイクロプログラムの全てが制御メモリ
１ａに転送されるまで、継続する。

プログラム転送終了後、セレクタ３４はベクトルアドレ
ス発生回路３３側に切替えられ、そのアドレスＡ０から
スタートする。その後、セレクタ３５は、デコーダ部４
内の制御メモリ命令レジスタ（ＣＭＩＲ）　　４２の出
力側に切替えられる。これによりオンライン処理に入る
。

オンライン処理中は、制御メモリｌａから読出され、Ｃ
ＭＩＩ？４２を介してデコーダ４１に印加されたウオッ
チドックタイマリセット命令が、デコーダ４１を介して
クリア信号ＣＬＲＯとしてウオッチドックタイマ内蔵の
監視回路６に出力され、ウオッチドックタイマをリセッ
トする。ウオッチドックタイマリセット操作指令は、ウ
ォノチドソクタイマのタイマ切れ時間より短い周期でく
り返すように予め主記憶上にプログラムされた命令によ
り出力されるように予めプログラムされている。

オンライン動作中、制御メモリ１ａにパリティエラーが
発生した場合、故障検出回路５′内のパリティチエツク
回路５１がそれを検出する。パリティエラー検出はＪ−
にフリップフロップ５２に記憶され、デイレ−回路５４
とＡＮＤゲート５５とから成る微分回路５４ａからの出
力によりカウンタ３２と３６をリセットする。更にクロ
ックＣＬＫＩパルス分遅延する１τデイレ−回路５３の
出力がセレクタ３５に印加されセレクタ３４の出力を選
択し、ＮＡＮＤゲート３７をイネーブルにし、ＡＮＤゲ
ート３１をイネーブルにする。これにより、パリティエ
ラー検出後、上述した初期起動時と同様に、外部ＲＯＭ
　２ａから制御メモリ１ａヘマイクロプログラムの自動
再転送が行なわれる。

自動転送終了後は再びオンライン処理動作に移行する。

マイクロプログラムの自動再転送としては、パリティエ
ラーが発生したアドレスのみ行うことが考えられる。し
かしながらそのアドレスのみの再転送は制御回路が複雑
になること、１箇所パリテイエラーの発生が検出された
場合、他の複数のアドレスについてもパリティエラーが
発生していることが多いこと、更に以上の例ではパリテ
ィエラー検出時自動再転送させる場合について例示した
が他の障害で自動再転送させることがあること等から、
外部ＲＯＭの全マイクロプログラムを一率に制御メモリ
に転送するようにしている。

〔発明が解決しようとする課題〕

監視回路６内のウオッチドックタイマは、電源投入時に
全回路がハードウェア的にインシャライズされる時にハ
ードウェア的にリセットされる外は、デコーダ４１を介
したクリア信号ＣＬＲＯ１すなわち、ソフトウェア的に
リセットされるのみである。これは、ウオッチドックタ
イマが、本来的にソフトウェア走行の正常性をチエツク
するためのものだからである。

従って、上記マイクロプログラム再転送時もウオッチド
ックタイマは動作している。ところがマイクロプログラ
ム再転送時はいかなるマイクロプログラム命令もデコー
ダ４１によりデコードされないようになるから、マイク
ロプログラム再転送時にウオッチドックタイマがタイマ
切れを起してしまうことがある。

ウオッチドックタイマがタイマ切れを起すと、割込を発
生し、障害復旧処理に移行する。しかしながら、障害復
旧処理完了後、通常ルーチンに移行したとしてもマイク
ロプログラムは完全に再転送されておらず再び障害とし
て検出される可能性が高い。また、障害復旧処理ルーチ
ンが破壊され再ロードされない状態で障害復旧処理に移
行された場合も同様に障害となる。

このような場合、ハードウェア的に復旧する手段がない
ので、計算機システムはスタック状態となる。

従って、障害発生後のプログラム再転送時には、ハード
ウェア的に、ウオッチドックタイマを実質的に動作させ
ないようにし、上述の問題が発生しないようにすること
が要望されている。

〔課題を解決するための手段〕

本発明の計算機システムのウオッチドックタイマ式監視
回路用リセット回路の原理ブロック図を第１図に示す。

計算機システムは、オンライン処理用のマイクロプログ
ラムメモリｌ、デコーダ部４．ウォッチドック式監視回
路６、マイクロプログラムメモリ又は他の計算機の回路
、例えば演算制御部の故障を検出する故障検出・リセッ
ト回路５を有する。

更に計算機システムは、初期起動時又は再起動時、マイ
クロプログラムメモリ１にマイクロプログラムを転送す
べきマイクロプログラムを記憶した外部メモリ２、およ
び、初期起動時又は再起動時、外部メモリ２のマイクロ
プログラムをマイクロプログラムメモリ１に転送する制
御を行うロード回路３を有する。

監視回路６のウオッチドックタイマはデコーダ部４から
のクリア信号ＣＬＲＯによってソフトウェア的にリセッ
トされる外、故障検出・リセット回路５からのクリア信
号ＣＬＲＩによってハードウェア的にリセットされるよ
うに構成されている。

〔作　用〕

故障検出・リセット回路５が故障を検出しプログラムの
再転送を開始させる時、クリア信号ＣＬＲＩを出力し監
視回路６のウオッチドックタイマを制御的にリセットす
る。これにより、ウオッチドックタイマが時間切れ寸前
になっていたとしても、次の時間切れまで一定時間、ウ
オッチドックタイマは時間切れとはならない。

また、プログラム再転送時間が本来ウオッチドックタイ
マの時間より長くかかる場合、故障検出・リセット回路
５はウオッチドックタイマを本来より長くしてマイクロ
プログラム転送が完了する時間まで延ばす。

以上により、プログラム再転送期間中は、ウオッチドッ
クタイマはタイマ切れとはならない。

〔実施例〕

本発明の第１実施例を第２図を参照して述べる。

第２図は第８図の従来の監視回路用リセット回路に対応
させた実施例を示し、外部メモリ２としての外部ＲＯＭ
　２ａに記憶されたマイクロプログラムコードをマイク
ロプログラムデータμＤＡＴＡとして、マイクロプログ
ラムメモリ１としてのｔｌＪ？卸メモリ１ａに初期起動
時又は再起動時、転送させるようにしたものである。Ｉ
ｌｉ卸メセメモリ１ａタティックＲＡＭ、外部ＲＯＭ　
２ａは交換可能なＦＲＯＭで構成されている。ロード回
路３、デコーダ部４、およびウオッチドツク式監視回路
６そのものは、従来と同様である。

第２図において、故障検出・リセット回路５ａは、制御
メモリ１ａのパリティエラーを検出するパリティチエツ
ク回路５１、ＪＫフリップフロップ５２．１クロック周
朋（ｌτ）デイレ−回路５３、デイレ−回路５４および
ＡＮＤゲート５５から成る微分回路５４ａを有する。こ
の回路構成自体は第８図に図示のものと同様である。但
し、第２図においては、フリップフロップ５２のＱ出力
からクリア信号ＣＬＲＩを取り出し、更に、このクリア
信号ＣＬＲＩとデコーダ４１からのソフト的なりリア信
号ＣＬＲＯとをＯＲＬウオッチドックタイマをリセット
するＯＲゲート５６が設けられている。

第２図の再起動動作を第３図（ａ）〜（ｎ）を参照して
述べる。

オンライン動作中、時間ｔ１において、制御メモリ１ａ
からデータとしてマイクロプログラムμＰＲＯＧが出力
される（第３図（ｂ））。このμＰＲＯＧが制御メモリ
命令レジスタ（ＣＭＩＲ）　　４２とパリティチエツク
回路５１に印加される。若しパリティエラーがあれば、
パリティチエツク回路５１はエラー出力を行う（第３図
（ｄ））。次の時間Ｌ２において、フリップフロップ５
２がクロックＣＬＫ　（第３図（ａ））の印加に応答し
、パリティチエツクエラー状態をラッチする（第３図（
ｅ））。フリップフロップ５３のＱ出力が１τデイレ−
回路５３に出力され、次の時間ｔ３において、デイレ−
回路５３の出力Ｓ５３がオンとなる（第３図（ｆ））。

フリップフロップ５３のＱ出力は時間ｔ２においてクリ
ア信号ＣＬＲＩとしてＯＲゲート５６を介して監視回路
６のウオッチドックタイマをリセットする。これにより
ウオッチドックタイマは一定時間タイマ切れとならない
。また、フリップフロップ５２のＱ出力がデイレ−回路
５４とＡＮＤゲート５５から成る微分回路５４ａに印加
されることにより、微分信号Ｓ５５が出力される（第３
図（ｇ））。

微分信号Ｓ５５により、時間ｔ２において、カウンタ３
２　、３６がクリアされる。カウンタ３６の出力Ｓ３６
によりセレクタ３４がカウンタ３２の出力を選択し、Ｎ
ＡＮＤゲート３７をイネーブルにする。次の時間ｔ３で
１τデイレ−信号Ｓ５３がＮＡＮＤゲート３７をイネー
ブルにし、セレクタ３５をセレクタ３４からの出力を選
択するようにする。クロックＣＬＫが立上ると、ＡＮＤ
ゲート３１からカウンタ歩道パルスＳ３１が出力され、
カウンタ３２　、３６からの初期アドレスａがマイクロ
アドレスμＡＤＤいμＡＤＤＥとして制御メモリ１ａお
よび外部メモリ２ａに印加される（第３図（ｉ））。こ
れにより、外部メモリ２ａのアドレスａのマイクロプロ
グラムデータμＤＡＴＡが出力され、制御メモリ１ａに
入力される（第３図（ｊ））。クロックＣＬＫの立下り
で、ライトイネーブル信号ＷＥが立上り、外部メモリ２
ａからのマイクロプログラムデータμＤＡＴＡが制御メ
モリ１ａのアドレスａにストアされる。

以下、クロックＣＬＫに応答し、順次、外部メモリ２ａ
から制御メモリｌａに連続してマイクロプログラムデー
タμＤＡＴＡの転送が行なわれる。この期間中、ＣＭＩ
Ｒ６２からのアドレスμＡＤＤは制御メモリｌａには印
加されない（第３図（ｍ））。

アドレスａ　−ｂまでのマイクロプログラムデータの転
送が終了すると、カウンタ３６がオーバーフローし、そ
の出力Ｓ３６により、ＮＡＮＯゲート３７がディスエー
ブルにされ、フリップフロップ５２がリセットされ、更
にセレクタ３４がカウンタ３２の出力からベクトルアド
レス発生回路３３の出力を選択するように切りかえられ
る。

この時点で、第４図に図示の如く、制御メモリ１ａには
外部メモリ２ａから全プログラムが再ロードされ、アド
レスＡ０にマイクロプログラムスタート処理命令、アド
レスＡＩから制御メモリ（ＣＭ）パリティエラー処理マ
イクロプログラムがロードされているとする。

この場合、ベクトルアドレス発生回路３３はアドレスＡ
０を出力する。これにより、転送完了後、アドレスＡ０
のマイクロプログラムが制御メモリ１ａから出力され、
それについてデ°コーダ４１を介して処理が行なわれる
。その後、アドレスＡ１にジャンプする。

時間も７．１においてｌτデイレ−回路５３の出力がオ
フになるので（第３図（ｆ））。セレクタ３５はＣＭＩ
Ｒ４２からのアドレスを選択するようになる。

従って、通常の処理としてアドレスＡ１以降のＣＭパリ
ティエラー処理が行なわれ（第４図）、その後、通常の
オンライン処理に移行する。

本発明の第２実施例のリセット回路を第５図に示す。

第５図のリセ・ノド回路は、微分回路５４ａの微分信号
Ｓ５５でウオッチドックタイマをリセットさせるように
したものである。また、第７図に図示の如く、アドレス
Ａｌ−１、すなわちＣＭパリティエラー処理の前に、ウ
オッチドックタイマをクリアする命令を外部ＲＯＭ　２
ａおよび制御メモリ１ａに含ませるようにしたものであ
る。

従って、第６図（ａ）〜（ｎ）に図示の如く、時間ｔ２
において微分信号Ｓ５３と同じクリア信号ＣＬＲＩによ
りウオッチドックタイマがリセットされる外、転送終了
後、時間ｔ。＋ｌにおいてソフトウェア的クリア信号Ｃ
ＬＲＯによりウオッチドックタイマがリセットされる。

第１実施例は、マイクロプログラム転送開始時のみウオ
ッチドックタイマをリセットさせるようにしている。こ
の場合、転送終了後ウオッチドックタイマがタイマ切れ
寸前になっており、通常のプログラムのウオッチドック
タイマリセット処理が行なわれる前にタイマ切れが生じ
４場合が考えられる（特に転送量が多くなった場合には
）。第２実施例は、かかる問題を解決すべ（、転送終了
後、さらにウオッチドックタイマをソフト的にリセット
させるようにしたものである。

尚、いずれの場合において、マイクロプログラムの転送
時間がウオッチドックタイマのタイマより長くかかる場
合においては、ウオッチドックタイマのタイマより短か
い周期で、微分回路５４ａの後段に単安定マルチパイプ
レークを付加するなどして、周期的にクリア信号ＣＬＲ
Ｉを出力し、転送中はウオッチドックタイマがタイマ切
れにならないようにすることができる。

以上、パリティエラーを検出して再転送する場合につい
て例示したが、他の障害に対しても同様である。

また再転送するのはマイクロプログラムに限らず、デー
タを含んでもよく、通常のプログラムでもよい。

〔発明の効果〕　・ 以上に述べたよう本発明によれば、簡単な回路構成で、
プログラム転送期間中、ウオッチドックタイマを実質的
に停止させる監視回路リセット回路が提供できる。

【図面の簡単な説明】

第１図は本発明の計算機システムの監視回路用リセット
回路の原理ブロック図、 第２図は本発明の実施例の監視回路用リセット回路図、 第３図（ａ）〜（ｎ）は第２図リセット回路の動作タイ
ミング図、 第４図は第２図の処理を示す形態図、 第５図は本発明の他の実施例の監視回路用リセット回路
図、 第６図（ａ）〜（ｎ）は第５図リセット回路の動作タイ
ミング図、 第７図は第５図の処理を示す形態図、 第８図は従来の監視回路用リセット回路図、である。 （符号の説明） １・・・マイクロプログラムメモリ、 ｌａ・・・制御メモリ、　　　２・・・外部メモリ、２
ａ・・・外部ＲＯＭ、　　　３・・・ロード回路、４・
・・デコーダ部、 ５・・・故障検出・リセット回路、 ６・・・ウオッチドツク式監視回路、 ３２・・・カウンタ、 ３３・・・ベクトルアドレス発生回路、３４　、３５・
・・セレクタ、　　　３６・・・カウンタ、４１・・・
デコーダ、 ４２・・・制御メモリ命令レジスタ、 ５１・・・パリティチエツク回路、 ５３　、５４・・・デイレ−回路。

Claims (2)

【特許請求の範囲】
1. １．　ウォッチドック式監視回路、マイクロプログラム
   メモリ、該マイクロプログラムメモリに転送すべきマイ
   クロプログラムを記憶した外部メモリを有し、起動時又
   はマイクロプログラムメモリの不良を検出する故障検出
   回路による再起動時に外部メモリからマイクロプログラ
   ムメモリにマイクロプログラムを転送させるように構成
   した計算機システムにおいて、 前記故障検出回路による再起動時における前記外部メモ
   リからマイクロプログラムメモリへのマイクロプログラ
   ム転送期間中、前記ウォッチドック式監視回路のウォッ
   チドックタイマをリセットさせるように構成したことを
   特徴とする、計算機システムの監視回路リセット回路。
2. ２．　前記故障検出回路は、再起動時には、マイクロプ
   ログラムの動作正常性確認に使用するウォッチドックタ
   イマの周期を延ばすようにした、請求の範囲第１項に記
   載の監視回路リセット回路。